低ノイズ降圧コンバータによりノイズとリップルを最小限に抑える


ノイズを最小限に抑えることは、試験/計測や無線アプリケ��ション向けのクロック、データ・コンバータ、アンプなど、ノイズの影響を受けやすいシステムの電源を設計するエンジニアに共通の課題です。人によって「ノイズ」という用語の意味するものは異なると思いますが、この記事ではノイズのことを、回路の中の抵抗やトランジスタにより発生する低周波数の熱ノイズと定義します。ノイズは、スペクトル・ノイズ密度曲線(単位はμV/√Hz)により、また出力積分ノイズ(単位は2乗平均平方根(RMS)μV)として確認することができ、一般的に100Hz~100kHzの特定の範囲にわたります。電源のノイズはA/Dコンバータの性能を低下させ、クロック・ジッタの原因になるおそれがあります。

 

従来のクロックや、データ・コンバータ、アンプの構成には、図1のようにDC/DCコンバータ、その後に『TPS7A52』、『TPS7A53』、『TPS7A54』などの低ドロップアウト・レギュレータ(LDO)、その後にフェライト・ビーズ・フィルタを使用します。この設計手法は、電源のノイズとリップルの両方を抑え、約2A未満の負荷電流では効果があります。ところが負荷が大きくなるにつれて、効率と熱管理の面でLDOの電力損失の問題が出てきます。例えば、標準的なアナログ・フロントエンド・アプリケーションでは、ポスト・レギュレーションLDOにより電力損失が1.5W増加する可能性があります。設計のために低ノイズで効率の良い方法を探している方々もいるでしょうが、他の選択肢があるかもしれません。

  1DC/DCコンバータ、LDO、フェライト・ビーズ・フィルタを使用した標準的な低ノイズ・アーキテクチャ

 

LDOの代わりに低ノイズ降圧コンバータを使用する

 

電力損失を抑制する方法の1つが、LDOによるドロップアウトを抑えることです。しかし、この方法はノイズ特性に悪影響があります。さらに、高電流LDOはサイズが大きくなるのが普通なので、設計のフットプリントが大きくなり、コストも増加します。電力損失をうまく抑えながらより効果的に低ノイズを維持する方法が、図2のように設計からLDOを完全に省き、低ノイズのDC/DC降圧コンバータを使用するやり方です。

  2LDOを使わずに低ノイズ降圧コンバータを使用

 

ノイズ削減のための主要デバイスを取り除いてどうやって低ノイズの電源が作れるのかと疑問に思っているでしょう。多くのLDOには、エラー・アンプへのノイズを最小限に抑えるために、バンドギャップ・リファレンスにローパス・フィルタがあります。低ノイズ降圧コンバータ・ファミリの『TPS62912』と『TPS62913』は、図3のように、コンデンサに接続するためのノイズ低減/ソフトスタート・ピンを実装し、内蔵のRfと外部に接続されたCNR/SSを使用してローパス抵抗コンデンサ・フィルタを形成します。この実装は、実質的にLDOのバンドギャップ・ローパス・フィルタの動作とよく似ています。

 

 3:バンドギャップ・ノイズ・フィルタによる低ノイズ降圧のブロック図

 

出力電圧リップルの対策

どのDC/DCコンバータでも、スイッチング周波数の出力電圧リップルが発生します。高精度システムの、ノイズの影響を受けやすいアナログ・レールでは、帯域の周波数スプリアスをできるだけ抑えるために電源電圧リップルが最小でなければなりませんが、一般にこれはDC/DCコンバータのスイッチング周波数、インダクタの値、出力容量、等価直列抵抗、等価直列インダクタンスに左右されます。これらの部品から生じるリップルを減らすために、LDOや小型のフェライト・ビーズとコンデンサによるπ(パイ)フィルタを使用して、負荷でのリップルを抑えることが多いでしょう。『TPS62912』や『TPS62913』といった低リップル降圧コンバータは、フェライト・ビーズ補償とリモート・センス・フィードバック機能を内蔵することで、このフェライト・ビーズ・フィルタを活用します。追加の出力コンデンサと合わせてフェライト・ビーズのインダクタンスを利用することで、図4に示すように出力電圧リップルの高周波数成分が除去され、リップルを約30dB低減します。

 

  4:フェライト・ビーズ・フィルタの前(a)と後(b)の出力電圧リップル

 

まとめ

システムのノイズとリップルを低減する機能を統合した低ノイズ降圧コンバータは、LDOを必要としない低ノイズ電源ソリューションの実現に有効です。当然ながら、求められるノイズ・レベルはアプリケーションごとに異なり、出力電圧が変われば必要な性能も異なるので、自身の設計にベストな低ノイズ・アーキテクチャを判断できるのは設計者だけです。しかし、ノイズの影響を受けやすいアナログ電源の設計を簡素化し、電力損失を減らして、設計全体のフットプリントを縮小したい場合は、低ノイズ降圧コンバータの使用を検討してみてください。

 

参考情報:

+アプリケーション・レポート:Powering Sensitive ADC Designs with the TPS62913 Low-Ripple and Low-Noise Buck Converter(英語)
+技術記事:降圧レギュレータの出力リップルの理解と制御

※すべての登録商標および商標はそれぞれの所有者に帰属します。
※上記の記事はこちらの技術記事(2020年10月21日)より翻訳転載されました。
※ご質問はE2E Support Forumにお願い致します。