

JAJA483

TINA-TI[™]によるオペアンプ回路設計入門 (第6回) 1.3.1 オペアンプの基礎

宇田達広

MARKETING

アブストラクト

今回は、本連載の主題であるオペアンプについて、その起源、初期に開発された IC オペアンプの回路技術、負帰還増幅回路の基礎方程式、安定性解析、応用回路、および 741 型オペアンプの SPICE モデルを取り上げます。

この資料は日本テキサス・インスツルメンツ(日本TI)が、お客様がTIおよび日本TI製品を理解するための一助としてお役に立てるよう、作成しておりま す。製品に関する情報は随時更新されますので最新版の情報を取得するようお勧めします。 TIおよび日本TIは、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。また、TI及び日本TIは本ドキュメント に記載された情報により発生した問題や障害等につきましては如何なる責任も負いません。

目次

1.3 オペアンプ

1.3.1 オペアンプの基礎

オペアンプの起源

19世紀に至るまで「電気」は身の回りに起きる静電気や落雷などの正体不明な自然現象として認識されていました。人類が 電気を安定に取り扱えるようになったのは、イタリアの物理学者ボルタが、銅の正極と、亜鉛の負極を、硫酸の電解液に浸した ボルタ電池を発明した 1800 年からです。これが契機となりアンペール、オーム、ヘルツ、ファラデー、ケルビン、ヘンリー、 マクスウエルなどの業績により 19 世紀半ばに電気磁気学と電気工学が誕生します。米国のトーマス・エジソンは電話、蓄音機、 映写機、白熱電球などの電気機器を初めて実用化した実業家兼発明家ですが、1883 年に発見したエジソン効果で電子の発見と それに続く真空管の発明にも大きな貢献をしています。

「序章 IC オペアンプの誕生まで」で触れたように、整流特性を持つ2極真空管は、米国のフレミングがエジソン効果の整流 作用にヒントを得て 1905 年に発明しました。電気信号の増幅作用を持つ最初の能動素子である 3 極真空管は 1908 年に米国の リー・ド・フォレストが発明しました。2 極真空管のフレミング特許にはバイアス点 (電流が流れ始める点)を整流効率の最良点に 設定するためにフィラメント温度を調整する方法が含まれていました。ド・フォレストはこの特許を回避するためフィラメント と白金版の間に配置した格子状の電極を用いてバイアスを調節しました。3 極真空管は、グリッド電圧を変化させるとプレート 電流が大きく変化する特性、つまり増幅作用を持つことが判明し、感度の良い検波器としてだけでなく増幅器、発振器、変調器 などに応用範囲を拡げます。

3 極真空管の発明から数年後には大陸横断電話伝送システムに使える高真空度真空管が開発されます。1915年1月にはベル電 話会社の創業者である アレクサンダー・ベル が、ニューヨークとサンフランシスコ間を結ぶ世界初の大陸間横断通話を公開し ました。1921年6月にウェスタンエレクトリック社に入社したハロルド・ブラックはニューヨーク州ウエストストリートの研 究所で架空線電話システムの開発に従事しました。架空線電話システムは音声信号を搬送波信号で変調して数マイル毎に設置さ れるレピータ・アンプを中継して架空線で伝送するシステムです。

ブラックが勤務を始めたばかりの9月のことでした。Type C 架空線電話システムに障害が発生しました。詳細に原因を調査 したブラックは、レピータ・アンプの歪が原因であることを突き止めました。レピータ・アンプの数をNとすると第2次高調波成 分は√(N)倍で増加しますが、第3次高調波成分と混変調歪成分はN倍で増加します。これは、1000個のレピータ・アンプが接 続されると歪が1000倍に増加することを意味します。架空線電話システムを経済的に構築するにはレピータ・アンプの歪を 50dB以上は低減する必要がありました。ブラックはその後の数年間を歪の低減に費やしました。ウエストストリート研究所では 多くのエンジニアが真空管の改善に取り組みましたが目標である歪の50dB低減を達成することはできませんでした。

1927年8月2日のこと、いつものようにウエストストリート研究所に通勤するラカワナ・フェリーの上で歪の低減について思 索していたブラックの頭に斬新なアイデアが閃きました。増幅器の出力を逆位相で入力に戻して発振しない状態を保ちます。 これは増幅器の歪が出力でキャンセルされる状態を意味しています。ブラックは手にしていたニューヨークタイムズ紙を開いて 負帰還増幅器の簡単な概念と伝達関数を書き留めました。(図 1.3.1 参照)

図 1.3.1 においてα は基本増幅器 (真空管自体)の伝達関数を表しており、 β は帰還回路の伝達関数を表しています。 $\alpha \geq \beta$ の積 はループゲイン $\alpha\beta$ と呼ばれループを一巡する伝達関数を意味します。ここで $\alpha\beta \gg 1$ とすると閉ループ・ゲイン A_F は $\approx 1/\beta$ と なります。具体的には ループ・ゲイン $\alpha\beta$ を 60dB 確保すると、真空管の伝達関数 α が 10%変動しても、閉ループ・ゲイン A_F の 変動はおよそ 0.01% に減少します。



図 1.3.1 負帰還増幅器の概念

ブラックはループゲイン $\alpha\beta$ を50dB以上確保すれば問題を解決できると考えました。残る問題は負帰還増幅回路の発振です。 $A_F = 20dB, \alpha\beta = 60dB$ とすると、真空管には全周波数範囲で80dBの開ループゲインが必要となるため、負帰還回路の安定性が 問題になりました。ブラックは注意深く設計を進め、1927年11月に図 1.3.2に示す3段構成の広帯域負帰還増幅器で目標の 50dB 歪低減を達成しました^{[1], [2]}。



図 1.3.2 ブラックの負帰還増幅回路

英国のウィリアム・トムソンが 1876 年に発明した微分解析器 (Differential Analyser) は、回転軸と円盤を使用した積分演算に より微分方程式を解くように設計された機械式アナログコンピュータです。1950 年代には真空管の実用化が進み、電子式の微 分解析器であるアナログコンピュータが開発されました。1952 年に RCA が発表したアナログコンピュータ "Typhoon" は、約 4,000 本の真空管を使用する大規模なものでした^[3]。

アナログコンピュータの心臓部はオペレーショナル・アンプリファイア(Operational Amplifier) と呼ばれる高利得増幅器であ りそれが省略されて オペアンプ となりました。オペアンプと受動素子で構成された負帰還増幅器がアナログ演算を実行します。 プログラミングはオペアンプと受動素子の配線を切り替えて行います。BURR-BROWN RESEARCH CORPORATION が 1960 年代に製品化した教育用アナログシミュレータ MODEL 600 の外観を図 1.3.3 に示します。

米国のジョージ・フィルブリックは、アナログコンピュータ・モジュールの製品化を目的としてマサチューセッツ州ボストンに GEORGE A. PHILBRICK RESEARCHES, INC. (GAP/R) を 1646 年に設立しました。アナログコンピューティングユニットモデ ルK3 シリーズは、加算、減算、係数乗算、積分、微分、遅延などの機能ブロックをブラックボックス化したモジュール型の製 品です。これらのモジュールを基に、1951 年には最初に市販された真空管オペアンプである MODEL K2-W が発表されました。

MODEL K2-W の外観を図 1.3.4 に示します。K2-W は RCA が 1946 年にリリースした、デュアル型のミニチュア 3 極真空管の 12AX7 を 2 本使用しています。一方は差動入力ペアとして他方はカソードコモン出力段として使用されています。K2-W は電源 電圧 ±300V、消費電流 4.5mA、入出力電圧範囲 ±50V、DC ゲイン 15,000、小信号帯域幅 300kHz の性能を持ち、1951 年から 1971 年までの 20 年間にわたって販売されました。



図 1.3.3 MODEL 600^[4]



図 1.3.4 真空管オペアンプ K2-W^[5]

IC オペアンプの誕生

第二次世界大戦中はイギリスとアメリカを中心にレーダーの開発が進みマイクロ波を検波できるシリコン点接触型ダイオード など、半導体デバイスの研究が盛んになりました^[6]。戦後は半導体研究の中心がアメリカに移り、特にベル研究所では、ATTの 搬送電話システムが使用する真空管の代替を目標として半導体デバイスの研究を強化しました。その成果は、ブラッテンとバー ディーンによる 1947年の点接触型トランジスタの発見と、ショックレーによる 1948年の接合型トランジスタの発明となって 現れます^{[7],[8]}。1957年にはノイスとムーアを中心とする8人のメンバーが、フェアチャイルドセミコンダクターを設立します。 フェアチャイルドセミコンダクターは、1950年代後半から1960年代の数年間において最初の市販用メサ型シリコントランジス タ(図1.3.5参照)、最初のプレーナ型トランジスタ(図1.3.6参照)、最初の市販用デジタル集積回路(IC)、最初の市販用 ICオ ペアンプを開発するなど、半導体産業の黎明期に重要な貢献をしました。



図 1.3.5 メサ型シリコン npn トランジスタ



図 1.3.6 プレーナ型シリコン npn トランジスタ

ノイスはプレーナ技術を基にプレーナ IC プロセスを考案しモノリシック IC の内部素子間配線方法として 1961 年に特許化しました^[9]。モノリシック IC ではウェハ内の素子を分離する技術と素子間の配線技術が必要です。プレーナ技術では全ての素子を共通のサブストレート上に形成します。ノイスは素子を分離する技術として素子間に逆バイアスした pn 接合を挿入する方法を考案します。同時に、アルミニウムメタライゼーションによる素子間配線、pn 接合キャパシタ、拡散抵抗を考案してシリコンウェハー上に完全な回路を形成する方法を示しました。

1961 年には 8 ピン TO-5 パッケージに 5 種類の RTL (Resistor-Transistor Logic) を封止した最初の市販ロジック IC である Micrologic ファミリ、1963 年には最初の市販モノリシック IC オペアンプであるμA702、1965 年には改良型のμA709、そして 1968 年には初期のモノリシック IC オペアンプにおけるデファクトスタンダードとなる μA741 が販売されました。

図 1.3.7 にトランジスタ化された最初の市販オペアンプである Model 130 の外観、図 1.3.8 にµA741 のダイサイズを示します。 Model 130 とµA741 DIE の主な仕様の比較を表 1.3.1 に示します。

パラメータ	Model 130	μΑ741 DIE
DC 開ループ ゲイン	10,000	200,000
入力バイアス電流	10 µA	80 nA
スルーレート	0.5 V/µs	0.5 V/µs
体積	7 inch ³	23µ inch ³
価格	\$100	\$0.5
販売開始年	1958	1968

表	1.3.1	Model	130 と	μA741	の主な仕様の比較
	-				



プレーナプロセス

プレーナ型バイポーラ IC ではトランジスタを 5~6回のホトマスク工程と拡散工程で形成します。

(a) 埋込層拡散

p形シリコンウェハーに、第1マスク行程と拡散行程で埋込層 (buried layer) を形成します。埋込層はシート抵抗が 低いため、トランジスタのコレクタ抵抗を下げる効果があります。 n形不純物にはヒ素 (arsenic) やアンチモン (antimony) などが用いられます。

(b) エピタキシャル層成長

ウェハー表面の酸化膜 (SiO2) を除去しエピタキシャル層 (epitaxial layer) を成長させます。エピタキシャル層はトラン ジスタのコレクタ領域となり、その厚さと不純物濃度はコレクターベース間耐圧に応じて決まります。

(c) 分離拡散

ウェハー全面に酸化膜を成長させ、第2マスク行程の後に、p形不純物のホウ素 (boron) を拡散します。この拡散は、 逆バイアスしたpn接合でトランジスタを互いに分離するための分離壁 (isolation walls) を形成する目的で行われ、 分離拡散 (isolation diffusion) と呼ばれます。

(d) ベース拡散

第3のマスク工程の後に、p形不純物のホウ素 (boron) が拡散され npn トランジスタのベースが形成されます。 この拡散領域はベース拡散抵抗素子の形成にも利用されるため、シート抵抗値は±20%以内にコントロールされます。

(e) エミッタ拡散

第4のマスク工程の後に、n形不純物のリン (phosphorus) が拡散され npn トランジスタのエミッタが形成されます。 この拡散層はn形エピタキシャル層で形成されたコレクタへの低抵抗コンタクトとしても用いられます。

(f) コンタクト窓、メタルコンタクト

第5のコンタクトマスク行程で能動素子と受動素子へのコンタクト窓孔を開けた後、ウェハ全面にアルミ薄膜を蒸着し ます。第6のメタルマスク行程で不要な部分のアルミ薄膜が除去され、ウェハー上の素子間を接続するための配線パ ターンが形成されます。



μA702 オペアンプ

図 1.3.10 はフェアチャイルドセミコンダクターが 1961 年にリリースした最初の市販ロジック IC である Micrologic シリーズ に使用された、抵抗と NPN トランジスタで構成された RTL (Resistor-Transistor Logic) による 3 ゲート NOR 回路です。

最初に市販されたモノリシック IC オペアンプはフェアチャイルドセミコンダクターが 1963 年にリリースした μA702 です。 1962 年にフェアチャイルドセミコンダクターに入社したボブ・ワイドラーは μA702 をはじめ、商業的に最初に成功した μA709、 デファクトスタンダードの μA741 が手本とした LM101、電圧レギュレータ IC の μA723 などを開発した、アナログ IC 開発の先 駆者です。また、図 1.3.11 に示すワイドラー低電流回路やワイドラー形バンドギャップ基準電圧回路などアナログ IC の基礎と なる機能回路を発明しています。





図 1.3.11 ジイトソール電流回路 (米国特許 3,320,439 からの引用)^[12]

ワイドラーが最初に開発した µA702 は、IC 製造プロセスの制約による、非対称電源電圧 (+12V,-6V)、低ゲイン (68dB)、低入力電圧範囲 (-4.0V to +0.5V) などの、ディスクリート設計のオペアンプより低い性能と、高い販売価格 (\$300/1 個) により市場に受け入れられることはありませんでした。

μA702 は RTL ロジック IC に最適化された IC プロセスで開発されたため、図 1.3.12 に示すように抵抗と npn トランジスタだ けで構成されており、信号経路を負電源の方向にシフトすることが容易な pnp トランジスタを使用できませんでした。



μA709 オペアンプ

ワイドラーが次に開発した μA709 はフェアチャイルドセミコンダクターから 1965 年に発表されました。μA709 は 対称な電 源電圧 (±15V)、高入力電圧範囲 (±10V)、高ゲイン (94dB)、低入力バイアス電流 (200nA) などの優れた特性により、ディスク リート設計のオペアンプを置き換えた最初のモノリシック IC オペアンプになりました。最盛期には 709 型オペアンプとして 8 社からセカンドソースが供給されました。

図 1.3.15 に µA709 の回路を示します。Q1, Q2 は初段の差動増幅回路を形成し、Q3~Q6 は 2 段目増幅回路を形成します。 Q9 (ラテラル pnp トランジスタ)で形成されるレベルシフトは、2 段目増幅回路出力を Q12 で形成される 3 段目増幅回路入力に 伝えます。Q14 と Q13 (ラテラル pnp トランジスタ)は出力バッファを形成しています。µA709 は等価的に 3 段構成のエミッタ 接地増幅回路です。

図 1.3.16 と図 1.3.14 に npn トランジスタとラテラル pnp トランジスタの断面図を示します。ラテラル pnp トランジスタは電流増幅率と周波数特性が npn トランジスタよりも劣りますが、増幅回路では信号経路の DC レベルを負方向に移動させなければ ならない場合があり、µA709 では ラテラル pnp トランジスタで実現しています。

μA709 は基本性能に優れるものの、ユーザからは下記の問題が指摘されました。

- 周波数補償が複雑であり、外部部品のボード・スペースとコストが必要である。
- 高い入力コモンモード電圧が印加されて入力段が飽和するとラッチアップする。
- 過大な差動入力電圧を印加されると、入力段のトランジスタが破損する。
- 出力を短絡すると、出力段のトランジスタが破損する。
- 負荷容量に敏感であり、発振しやすい。





図 1.3.14 ラテラル pnp トランジスタの断面図



図 1.3.15 µA709 の簡略化回路^[14]

LM101 オペアンプ

この問題にワイドラーはナショナルセミコンダクターから 1967 年に発表された LM101 で答えます。LM101 の性能は基本的に は µA709 と同等ですが、より高いゲイン(104dB)と広い動作電源範囲 (±5V~±20V) が実現されました。コモンモード電圧による ラッチアップは無くなり、入出力回路がオーバーロードから保護されました。さらに、周波数補償に必要な外付け部品は 30pF の 容量一つだけとなり、後に続くµA741 などの周波数補償内蔵型 IC オペアンプの手本となりました。

図 1.3.16 に LM101 の回路を示します。LM101 の主要な目的は、周波数補償を単純にすることでした。そのため 増幅回路は 2段の構成にしました。それにはµA709 (3 段構成) より 1 段当たりのゲインを上げる必要があります。LM101 はアクティブ ロード でそれを実現しました。たとえば、2 段目増幅回路を形成する Q9 には Q17 (ラテラル pnp トランジスタ) のアクティブ ロードが接続されています。

アクティブロードには、①. 高抵抗値が実現でき入力バイアス電流と消費電力を減らすことができる。②. 電圧降下が少なくコ モンモード入力電圧範囲、出力電圧範囲、動作電源電圧範囲が増加できる。③. 少ない増幅段数で周波数補償を簡単にできるな どの利点があります。

Q1, Q2 と Q3, Q4 (ラテラル pnp トランジスタ) は、差動入力増幅段を形成します。Q5, Q6 は差動入力増幅段のアクティブ ロードを形成します。Q3, Q4 (ラテラル pnp トランジスタ) は増幅率が低いので、増幅率が高い npn トランジスタの Q1, Q2 で バッファリングされています。

差動入力のコモンモード入力電圧範囲は、Q1, Q2 のスイング範囲となる、正電源方向の V+ から負電源方向の (V- + 4×VBE) までに広がり、差動入力の飽和とラッチアップは無くなりました。また、Q3 と Q4 のラテラル pnp トランジスタは V_{BE} 耐圧が 高いので、差動入力の絶対最大入力電圧は電源電圧にかかわらず ±30V となりました。

Q16, Q11 と Q12 (ラテラル pnp トランジスタ) は、npn トランジスタと等価 pnp トランジスタのペアによる AB 級出力段を形成します。 これらのトランジスタは Q13 (ラテラル pnp トランジスタ)と Q14 によりバイアスされます。R11 と Q15 および、R10 と Q12, Q10, Q8 のループは出力電流の保護回路を形成します。



図 1.3.16 LM101 の簡略化回路^[15]

μA741 オペアンプ

フェアチャイルドセミコンダクター で µA709 の改良に励んでいた デビット・フラガーは、ワイドラーが開発した LM101 の性 能を詳細に調査し、改良された特性はそのまま生かして、外付けの周波数補償用 30pF 容量を内蔵することを考案します。この ようにして µA741 は、LM101 からおよそ 1 年後の 1968 年にフェアチャイルドセミコンダクターから発表されました。バイア ス回路を除き µA741 のシグナルパスは LM101 と等価です。コモンモード電圧範囲、入出力保護回路、ゲイン、周波数帯域、電 源電圧範囲も同等で、周波数補償用の 30pF 容量が内蔵されました。

μA741 は、外部周波数補償による動特性の最適化よりも、周波数補償内蔵の使いやすさを優先し、それがユーザに受け入れられ、初期のモノリシック IC オペアンプにおけるデファクトスタンダードとなりました。最盛期には日本メーカを含め10社以上が741型オペアンプとしてセカンドソースを発表しました。現在も、テキサスインスツルメンツから μA741 と LM741 が販売されています。

LM741の簡略化回路を図 1.3.17 に示します。Q1, Q2 のエミッタフォロアは、ベース接地の差動ペアトランジスタ Q3, Q4 (ラ テラル pnp トランジスタ)のエミッタを駆動します。Q7, Q8 は Q3, Q4 のアクティブロードです。これら6つのトランジスタ が入力部を形成し下記の機能を実現しています。

- 入力抵抗が高く、コモンモード電圧の影響が少ない、高ゲインの差動入力段を形成する。
- ラテラル pnp トランジスタは遷移周波数が低いためシグナルパスは npn トランジスタだけで形成するのが望ましい。
 しかし、npn トランジスタだけではシグナルパスを負電源方向に駆動できないため、ラテラル pnp トランジスタ Q3,Q4
 のコレクタ電位を常に負電源に近くにバイアスしている。
- Q7, Q8 のアクティブロードが、差動入力をシングルエンド出力に変換している。

Q19 は Q8 と Q18 の間に挿入されたエミッタフォロア・バッファです。Q18 で形成されるエミッタ接地増幅段は、定電流源で 表されたアクティブロードを持ち高い電圧利得を実現します。Q12 と Q15 は、AB 級出力段を形成します。





負帰還増幅回路の理論

負帰還増幅回路の基礎方程式

図 1.3.18 に帰還増幅回路の概念を示します。 S_i は入力信号、 S_o は出力信号、 α は基本増幅器の伝達関数、 β は安定な受動素子で構成される帰還回路の伝達関数、 S_β は帰還信号、 S_ϵ は誤差信号を表しています。

基本増幅器は帰還回路に影響されないとすると、

$$\begin{split} S_o &= \alpha S_{\epsilon} & \cdots \quad \vec{x} \ 1.3.1 \\ S_{\beta} &= \beta S_o & \cdots \quad \vec{x} \ 1.3.2 \\ S_{\epsilon} &= S_i - S_{\beta} & \cdots \quad \vec{x} \ 1.3.3 \end{split}$$

式 1.3.2 を式 1.3.3 に代入すれば

$$S_{\epsilon} = S_i - \beta S_o \qquad \cdots \quad \vec{x} \ 1.3.4$$

式 1.3.4 を式 1.3.1 に代入すれば

$$S_o = \alpha S_i - \alpha \beta S_o \qquad \cdots \quad \vec{x} \ 1.3.5$$

式1.3.5を変形して

$$A_F = \frac{S_o}{S_i} = \frac{\alpha}{1 + \alpha\beta} = \frac{\alpha}{(1+T)} = \frac{1}{\beta} \times \frac{T}{(1+T)} \qquad \cdots \quad \vec{x} \ 1.3.6$$

式 1.3.6 は負帰還増幅回路の基礎方程式を表しており、*A_F* は負帰還増幅回路の閉ループゲインです。 *T* は ループ・ゲイン(*loop – gain*) と呼ばれ、下式のようにシステムの帰還比を表しています。

$$T = \frac{S_o}{S_c} = \alpha \beta \qquad \cdots \quad \vec{x} \ 1.3.7$$

ここで、T ≫1とすると、式1.3.6は

$$A_F = \frac{S_o}{S_i} \approx \frac{1}{\beta} \qquad \cdots \quad \vec{x} \ 1.3.8$$

となり $T \gg 1$ であれば、帰還増幅回路の閉ループゲイン A_F は安定な受動素子で構成される帰還回路の伝達関数 β で決まります。

式 1.3.6 において T = -1 の場合には A_F が無限大となりシステムが不安定になります。一般にループゲイン T は周波数に依存 する複素数量であり、T = -1 となる条件は、帰還発振回路の発振条件を規定するバルクハウゼン安定基準 (Barkhausen stability criterion) ^[17]、つまり、|T| = 1 and $\angle T = 2\pi n, n \in [0, 1, 2,]$ の条件と等価です。

負帰還増幅器は基本増幅器の入出力間の位相があらかじめ 180° 遅れているため、*T*の位相がさらに180° 遅れ、*T*のゲインが 1よりも大きいと、正帰還により発振します。

負帰還増幅回路では、発振に対する余裕を表すために**ゲイン・マージン**と位相マージンが用いられます。ゲイン・マージンは、 ループゲインTの位相が DC に対し180° 遅れる周波数において振幅が1からどのくらい低いかを示します。位相マージンは、 ループゲインTの振幅が1になる周波数において、位相遅れが180°からどのくらい少ないかを示します。



図 1.3.18 帰還増幅回路の概念

負帰還増幅回路の安定性解析

負帰還増幅回路の安定性はループゲイン特性から判定できることがわかりました。ループゲインを直接的に測定するためには ①.ループを開き、②.一方にテスト信号を与え、③.他方のフィードバック信号をテスト信号と比較する必要があり、一般的には 正確な測定が困難です。例として、図 1.3.19に示したボルテージフォロア回路のループゲイン*T*を測定することを考えます。こ の回路は出力と反転入力が直接接続されているため、帰還回路のゲイン成分 $|\beta|$ は+1、 μ A741のゲイン成分 $|\alpha|$ は図 1.3.19に示 す値になります。したがって、ループゲイン T = $\alpha\beta$ のゲイン成分 |T|は直流において +106dB,(200,000 倍)にも達します。こ の状態でループを開放すると、僅か 150 μ V のオフセット電圧や雑音電圧で、出力電圧が電源レールに飽和します。



図 1.3.19 ボルテージフォロア回路 (Gain = +1)

今日では、負帰還回路の安定性を測定または、SPICE シミュレーションで解析する手法として、カリフォルニア工科大学のミドルブルック教授が1975年に提案したミドルブルック法^[18]が広く用いられています。ミドルブルック法では帰還ループを閉じたままループゲインを測定することができます。

ミドルブルック法によるループゲインの解析

ミドルブルック法によるループゲインの解析例として図 1.3.19 のボルテージフォロア回路を取り上げます。図 1.3.20 (a) は電流ループゲイン $T_I = i_y/i_x$ の測定回路です。電圧制御電流源 G と出力インピーダンス Z_0 でオペアンプをモデル化しています。 Z_L は負荷インピーダンスです。負帰還ループに接続されるテスト電流源 i_Z は内部インピーダンスが無限大であるため Z_0, Z_L に は影響を与えません。図 1.3.20 (b) は電圧ループゲイン $T_V = v_y/v_x$ の測定回路です。負帰還ループに挿入されるテスト電圧源 v_Z は内部インピーダンスがゼロであるため閉ループを保ちます。



(a). 電流ループゲイン T_I の測定回路

(b). 電圧ループゲイン Tv の測定回路

図 1.3.20 ミドルブルック法によるループゲインの解析

図 1.3.20 (a) において電流 iy は下式で表されます。

$$i_y = g_m v_x - \frac{v_x}{Z_o} \qquad \cdots \quad \vec{x} \ 1.3.9$$

電流ループゲイン $T_I = i_y / i_x$ は、 i_y に式 1.3.9 を代入した値となり、下式で表されます。

$$T_{i} = \frac{i_{y}}{i_{x}} = \frac{g_{m}v_{x} - \frac{v_{x}}{Z_{o}}}{\frac{v_{x}}{Z_{L}}} = g_{m}Z_{L} - \frac{Z_{L}}{Z_{o}} \qquad \cdots \quad \vec{\pi} \ 1.3.10$$

ループゲイン**T**は、電圧制御電圧源Gのコンダクタンス g_m に Z_o と Z_L の並列負荷が接続された値となり、下式で表されます。

$$T = g_m \frac{Z_0 Z_L}{Z_0 + Z_L} \qquad \cdots \quad \vec{x} \ 1.3.11$$

式 1.3.10 と式 1.3.11 から、電流ループゲイン T₁ は下式で表されます。

$$T_{i} = \frac{i_{y}}{i_{x}} = g_{m} \frac{Z_{L} Z_{O}(Z_{L} + Z_{O})}{Z_{O}(Z_{L} + Z_{O})} - \frac{Z_{L}}{Z_{O}} = T \left(1 + \frac{Z_{L}}{Z_{O}} \right) - \frac{Z_{L}}{Z_{O}} \qquad \cdots \quad \vec{x} \ 1.3.12$$
$$\left\{ \because T \left(1 + \frac{Z_{L}}{Z_{O}} \right) = g_{m} \frac{Z_{O} Z_{L}}{Z_{O} + Z_{L}} + g_{m} \frac{Z_{L} Z_{O} Z_{L}}{Z_{O}(Z_{O} + Z_{L})} = g_{m} \frac{Z_{L} Z_{O}(Z_{L} + Z_{O})}{Z_{O}(Z_{L} + Z_{O})} \right\} \qquad \cdots \quad \vec{x} \ 1.3.13$$

式 1.3.12 からインピーダンス Z_L, Z₀ の比率と、ループゲインT、電流ループゲインT₁の関係は下式で表されます。

$$\frac{Z_L}{Z_0} = \frac{T_i - T}{T - 1}$$
 ... $\vec{x} \ 1.3.14$

図 1.3.20 (b) において、グランドノードに流れ込む電流は、キルヒホッフの電流則により、下式で表されます。

$$-g_m v_x + \frac{-v_y}{Z_0} + \frac{v_x}{Z_L} = 0 \qquad \cdots \quad \vec{x} \ 1.3.15$$

式 1.3.15 から、電圧ループゲイン $T_V = v_V/v_x$ は下式で表されます。

$$T_{v} = \frac{-v_{y}}{v_{x}} = g_{m}Z_{0} - \frac{Z_{0}}{Z_{L}} \qquad \cdots \quad \vec{x} \ 1.3.16$$

式 1.3.12の電流ループゲイン T_I と同様に、電圧ループゲイン T_V は式 1.3.11と式 1.3.16から下式で表されます。

$$T_{V} = \frac{-v_{y}}{v_{x}} = g_{m} \frac{Z_{O} Z_{L} (Z_{O} + Z_{L})}{Z_{L} (Z_{O} + Z_{L})} - \frac{Z_{O}}{Z_{L}} = T \left(1 + \frac{Z_{O}}{Z_{L}}\right) - \frac{Z_{O}}{Z_{L}} \qquad \cdots \quad \text{ If } 1.3.17$$

式 1.3.17 からインピーダンス Z₀, Z_Lの比率と、ループゲインT、電圧ループゲインT_Vの関係は下式で表されます。

$$\frac{Z_0}{Z_L} = \frac{T_v - T}{T - 1} \qquad \cdots \quad \vec{x} \ 1.3.18$$

式 1.3.14 と式 1.3.18 から
$$Z_L$$
 と Z_0 を消去すると下式が得られます。
($T - 1$)² = ($T_i - T$)($T_v - T$) … 式 1.3.19

以上よりループゲインTは、電流ループゲイン T_I と電圧ループゲイン T_V により下式で表されます。

$$T = \frac{T_v T_i - 1}{T_v + T_i + 2} \qquad \cdots \quad \vec{x} \ 1.3.20$$

μA741 マクロモデル(UA741.301) を使用したボルテージフォロア回路のループゲインをミドルブルック法により解析した例を 図 1.3.21~1.3.25 に示します。図 1.3.21 はテスト回路と AC 解析のセットアップ画面です。AC 解析の信号源は一つに限られる ため、テスト電流源 i_Z は電圧制御電流源 G_{Z1} によりテスト電圧源 v_Z から生成しています。

「AC 伝達特性」ダイアログボックスの「OK」をクリックすると、図 1.3.22 のように *i_x*, *i_y*, *v_x*, *v_y* 特性がプロットされます。 ここで アイコンをクリックして「詳細な編集」入力欄にループゲイン計算式を入力します。「曲線の追加」ダイアログボッ クスの「OK」をクリックすると、図 1.3.23, 1.3.24 のように、ループゲイン特性を表すボード曲線が得られます。

図 1.3.23 のループゲイン特性から、主要極 (dominant pole) は 5Hz、第 2 極は2MHz にあり、位相余裕 (Phase Margin) は $66.5^{\circ}(C_L = 0)$ 、 $61.8^{\circ}(C_L = 100 pF)$ であることがわかります。



図 1.3.21 回路図の入力と解析メニューの設定

www.tij.co.jp



図 1.3.22 T_i, T_V, T 曲線の追加



図 1.3.23 UA741.マクロモデルを使用したループゲインの解析例



図 1.3.24 UA741.マクロモデルを使用したループゲインの解析例 (続き)

```
UA741 OPERATIONAL AMPLIFIER "MACROMODEL" SUBCIRCUIT
 CREATED USING PARTS RELEASE 4.01 ON 07/05/89 AT 09:09
                    SUPPLY VOLTAGE: +/-15V
  (REV N/A)
                     NON-INVERTING INPUT
 CONNECTIONS:
                     INVERTING INPUT
                        | POSITIVE POWER SUPPLY
                         | NEGATIVE POWER SUPPLY
                      | | | OUTPUT
                      1
                         .SUBCKT UA741
                     1 2 3 4 5
       11 12 4.664E-12
6 7 20.00E-12
 C1
 C2
         5 53 DX
 DC
 DE
       54 5 DX
 DLP
       90 91 DX
 DLN 92 90 DX
 DP
         4 3 DX
 DP 4 3 DX
EGND 99 0 POLY(2) (3,0) (4,0) 0 .5 .5
FB 7 99 POLY(5) VB VC VE VLP VLN 0 10.61E6 -10E6 10E6 10E6 -10E6
GA 6 0 11 12 137.7E-6
GCM 0 6 10 99 2.574E-9
IEE 10 4 DC 10.16E-6
HLIM 90 0 VLIM 1K
        11 2 13 QX
12 1 14 QX
 01
 Q2
R2
       12
        6 9 100.0E3
3 11 7.957E3
 RC1
 RC2
         3 12 7.957E3
 RE1 13 10 2.740E3
 RE2
        14 10 2.740E3
 REE 10 99 19.69E6
 RO1
         8
            5 150
 RO2
         7 99 150
 RP
         3 4 18.11E3
 VB 9 0 DC 0
VC 3 53 DC 2.600
 VE 54 4 DC 2.600
VLIM 7 8 DC 0
 VLP 91 0 DC 25
VLN 0 92 DC 25
MODEL DX D(IS=800.0E-18)
.MODEL QX NPN (IS=800.0E-18 BF=62.50)
.ENDS
```

図 1.3.25 µA741 マクロモデル(UA741.301)^[19]

ステップ応答による位相余裕の解析

 μ A741の開ループゲインを式 1.3.21 に示す 2 次伝達関数でモデル化した特性を図 1.3.28 に示します。 A₀ は DCループゲイン、 f₁ は位相補償容量で設定する主要極周波数、f_{2A} はバイポーラトランジスタの *pn* 接合容量など μ A741 内の寄生素子が形成する 2 次極周波数を表します。 μ A741 の 2 次極周波数は f_{2A} \cong 2*MHz* に位置するため、ユニティゲイン周波数を f_T \cong 1*MHz* に抑え、お よそ 63° の位相余裕を確保しています。

$$A(s) = \frac{A_o}{\left(1 + \frac{s}{2\pi f_1}\right) \left(1 + \frac{s}{2\pi f_{2\times}}\right)} \qquad \cdots \quad \not \equiv 1.3.21$$

2 次極の周波数 f_{2A} は負荷容量が増加すると f_{2B}, f_{2C} のように移動し位相余裕 pm が減少します。ユニティゲイン周波数 f_T、2 次極周波数 f_{2x}、位相余裕 pm との関係は式 1.2.22 で表されます。

$$pm = 90^{\circ} - \tan^{-1}\left(\frac{f_{\rm T}}{f_{2\rm x}}\right) \qquad \cdots \quad \vec{x} \ 1.3.22$$

μA741 ボルテージフォロア回路の閉ループゲインを式 1.3.23 に示す 2 次伝達関数でモデル化した特性を図 1.3.29 に示します。 式 1.3.23 のβ (= 1) は帰還回路の伝達関数を表しています。

$$A_{CL}(s) = \frac{A(s)}{1 + \beta A(s)} = \frac{A_o}{1 + \frac{s}{2\pi f_1 A_o} + \frac{s^2}{2\pi f_1 A_o 2\pi f_{2\times}}} \quad \cdots \quad \not \mbox{t 1.3.23}$$

負荷容量が増加して位相余裕 *pm* が減少すると図 1.3.29 に示すようにゲインピーキングが発生します。ゲインピーキングの Q (quality factor) は式 1.3.24 で表されます。

$$Q = \sqrt{\frac{2\pi f_{\rm T}}{2\pi f_2} \left(1 + \frac{(2\pi f_2)^2}{(2\pi f_2)^2}\right)^{\frac{1}{2}}} \qquad \cdots \quad \vec{\mathbb{R}} \ 1.3.24$$

式 1.3.23 で表される 2 次伝達関数ステップ応答を図 1.3.26 に示します。位相余裕が減少するにつれて、オーバーシュートは 大きくなります。位相余裕とピークオーバーシュートの関係は下式で表されます。

ピークオーバーシュート(%) = 100
$$e^{-\frac{\pi}{\sqrt{4Q^2-1}}}$$
 … 式 1.3.25

図 1.3.27 に位相余裕とピークオーバーシュート(%)の関係を示します。ミドルブルック法に比べるとステップ応答の観測は容易であるため、実回路では図 1.3.27 を利用して位相余裕を推定する方法が便利です。TINA-TIによるオーバーシュート特性とゲインピーキング特性の解析例を図 1.3.30 に示します。一般的なガイドラインとして、発振を防止するためには少なくとも 45°の位相余裕が推奨されます。









図 1.3.29 式 1.3.23 の 2 次伝達関数でモデル化した閉ループゲイン特性



図 1.3.30 TINA-TI によるオーバーシュート特性とゲインピーキング特性の解析例

負帰還によるゲイン変動の低減

オペアンプの開ループゲインは大きく表 1.3.1 に示すように µA741 の標準的な DC 開ループゲインは 200 V/mV (106dB) です。 この大きな開ループゲインは内部トランジスタの電流増幅率のバラツキや、周囲温度、電源電圧などの条件により変動します。 汎用オペアンプµA741 の開ループゲインvs. 電源電圧特性を図 1.3.31 に示します。

負帰還増幅回路は、オペアンプなど基本増幅器の伝達関数 α が変動しても、負帰還増幅回路全体の閉ループゲイン A_F の変動 を減少させる機能を持ちます。負帰還増幅回路の基礎方程式 $A_F = \alpha/(1 + \alpha\beta)$ を基本増幅器の伝達関数 α について微分すると

$$\frac{dA_F}{da} = \frac{1}{a^2\beta^2 + 2\alpha\beta + 1} = \frac{1}{(1 + \alpha\beta)^2} \qquad \cdots \quad \not \exists \ 1.3.26$$

 α の変化 $\delta\alpha$ に対する A_F の変化 δA_F を求めると

$$\delta A_F = \frac{\delta \alpha}{(1 + \alpha \beta)^2} \qquad \cdots \quad \vec{l} 1.3.27$$

A_Fの変化率の式に変形すると

$$\frac{dA_F}{A_F} = \frac{1+\alpha\beta}{\alpha} \times \frac{\delta\alpha}{(1+\alpha\beta)^2} \qquad \cdots \quad \vec{\mathfrak{r}} \ 1.3.28$$

式 1.3.28 から基本増幅器の伝達関数 α の変化率 ($\delta \alpha / \alpha$) 対する負帰還増幅回路全体の閉ループゲイン A_F の変化率を求めると

$$\frac{dA_F}{A_F} = \frac{\frac{\delta\alpha}{\alpha}}{1+\alpha\beta} \qquad \cdots \quad \vec{x} \ 1.3.29$$

式 1.3.29 は、負帰還増幅回路全体の閉ループゲイン A_F の変化率が基本増幅器の伝達関数 α 変化率の変化率の $(1 + \alpha\beta)$ 分の 1 に なることを示しています。

例として、 μ A741を使用したボルテージフォロア回路 (β = 1) において、電源電圧が±15V から±13.5Vに−10% 変化した時の 閉ループゲインの変化率 dA_F/A_F を求めます。図 1.3.31 から開ループゲインαの変化量は $\delta \alpha$ = 200,000 – 170,000 = 30,000 (-15%)となります。これらを式 1.3.29 に代入すると、閉ループゲイン A_F は 0.75ppm しか変化しないことがわかります。

$$\frac{dA_F}{A_F} = \frac{\frac{\delta\alpha}{\alpha}}{1+\alpha\beta} = \frac{\frac{30,000}{200,000}}{1+200,000\times 1} = \frac{0.15}{200,001} \approx 0.75 \ ppm$$





負帰還による歪の低減

図 1.3.32 に μ A741 マクロモデルによるボルテージフォロアのゲイン特性を示します。一次の主要極により F_1 から F_T までの ゲイン特性を-6dB/oct として、位相補償による DC ~ F_T の最大位相変化量を -90° に抑えています。

図 1.3.33 にプッシュプル・バッファの全高調波歪の解析を示します。トランジスタのクロスオーバー歪はダイオードバイアス 回路で低減されていますが、1kHz, 1V_{p-p}の測定信号による全高調出力波歪は約 0.692% (-43.20.00288dBFS) です。

図 1.3.34 ではプッシュプル・バッファをボルテージフォロアの負帰還ループ中に挿入しています。その結果として全高調波歪 は約 0.00288% (-90.8dBFS) となり、図 1.3.33 比べ約 0.0000288/0.00692 ≈ -47.6dB に低減されました。

TINA – TI の解析による出力波形歪の比較を、図 1.3.35、図 1.3.36 に示します。







図 1.3.33 プッシュプル・バッファの全高調波歪の解析



図 1.3.34 ボルテージフォロアの負帰還ループに挿入したプッシュプル・バッファの全高調波歪の解析



図 1.3.35 プッシュプル・バッファの出力波形歪の解析例



図 1.3.36 ボルテージフォロアの負帰還ループに挿入したプッシュプル・バッファの出力波形歪の解析例

反転増幅回路



図 1.3.37 反転増幅回路のバイアスポイント解析例

図 1.8.37 に反転増幅回路のバイアス・ポイント解析例を示します。理想オペアンプを表す OPAMP の入力インピーダンスは∞、 出力インピーダンスは 0、開ループゲインは 10⁶です。ノード電圧の有効桁数 [NUMDG]は 7 桁に設定しています。

キルヒホッフの電流則と理想オペアンプの伝達式から下式が成立します。

$$\begin{bmatrix} \frac{(e0-e1)}{R1} - \frac{(e1-e2)}{R2} = 0 \\ GAIN \times (e1-0) - e2 = 0 \end{bmatrix} \dots \quad \overrightarrow{\text{rL}} 1.3.30$$

オープンソースの数式処理システム REDUCE^[20]を使用した式 1.2.30の解を図 1.3.38 に示します。結果より反転増幅回路の ゲインAは下式で表されます。

$$A = \frac{e^2}{e^0} = -\frac{R^2}{R^1 - \frac{R^2}{GAIN} - \frac{R^2}{GAIN}} = \frac{\frac{R^2}{R^1}}{1 - \frac{1}{GAIN} - \frac{R^2}{R^1}} \approx -\frac{R^2}{R^1} \quad \dots \quad \vec{x} \ 1.3.31$$

図 1.3.37 中のノード電圧 e1, e2 は、下式に示すように図 1.3.38 のバイアス・ポイント解析結果と一致します。

 $e1 = -\frac{1}{999998} = -1.0000020e - 6 \text{ V}, \quad e2 = -\frac{500000}{499999} = -1.0000020 \text{ V}$

Reduce (Free CSL version), 19-Jul-09 ...
% inverting_amp.red
% 2014/10/06
f1:=(e0-e1)/R1-(e1-e2)/R2\$
f2:=e1*GAIN-e2\$
a:=solve ({f1,f2}, {e1,e2});

$$a:=\left\{\left\{e_1 = \frac{-e_0r_2}{gainr_1 - r_1 - r_2}, e_2 = \frac{-e_0gainr_2}{gainr_1 - r_1 - r_2}\right\}\right\}$$
R1 := 1000\$
R2 := 1000\$
GAIN := 1e6\$
a:=solve ({f1,f2}, {e1,e2});

$$a:=\left\{\left\{e_1 = \frac{-e_0}{999998}, e_2 = \frac{-500000e_0}{499999}\right\}\right\}$$

```
図 1.3.38 数式処理システム REDUCE を使用した式 1.3.30 の解
```

非反転増幅回路



図 1.3.39 非反転増幅回路のバイアスポイント解析例

図 1.8.39 に非反転増幅回路のバイアス・ポイント解析例を示します。反転増幅回非と同様の手順で下式が成立します。

$$\begin{bmatrix} \frac{(e^2 - e^1)}{R^2} - \frac{e^1}{R^1} = 0 & & \\ GAIN \times (e^0 - e^1) - e^2 = 0 & & \\ \end{bmatrix}$$

非反転増幅回路のゲインAとノード電圧 e1,e2は、図 1.3.40 に示す解析結果から下式で表されます。

$$A = \frac{e^2}{e^0} = \frac{R1 + R2}{R1 - \frac{R1}{GAIN} - \frac{R2}{GAIN}} = \frac{\frac{R1 + R2}{R1}}{1 - \frac{1}{GAIN} - \frac{R2}{R1}} \approx 1 + \frac{R2}{R1} \quad \cdots \quad \vec{x} \ 1.3.33$$

$$e1 = \frac{500000}{500001} = 0.9999980 \text{ V}$$
$$e2 = \frac{1000000}{500001} = 1.9999960 \text{ V}$$

Reduce (Free CSL version), 19-Jul-09 ...
% noninverting_amp.red
% 2014/10/06
f1:=(e2-e1)/R2-e1/R1\$
f2:=(e0-e1)*GAIN-e2\$
a:=solve ({f1,f2},{e1,e2});

$$a:=\left\{\left\{e_1 = \frac{e_0 \operatorname{gain} r_1}{\operatorname{gain} r_1 + r_1 + r_2}, e_2 = \frac{e_0 \operatorname{gain} \left(r_1 + r_2\right)}{\operatorname{gain} r_1 + r_1 + r_2}\right\}\right\}$$
R1 := 1000\$
R2 := 1000\$
GAIN := 1e6\$
a:=solve ({f1,f2},{e1,e2});

$$a:=\left\{\left\{e_1 = \frac{500000 e_0}{500001}, e_2 = \frac{1000000 e_0}{500001}\right\}\right\}$$

図 1.3.40 式 1.3.32の解

差動増幅回路



図 1.8.41 に差動増幅回路のバイアス・ポイント解析例を示します。ここでR1 = R2 = R3 = R4 = Rとすると下式が成立します。

$$\begin{bmatrix} \frac{(v2 - e2)}{R} - \frac{(e2 - e3)}{R} = 0 \\ \frac{(v1 - e1)}{R} - \frac{e1}{R} = 0 & \cdots \quad \vec{x} 1.3.34 \\ GAIN \times (e1 - e2) - e3 = 0 \end{bmatrix}$$

非反転増幅回路の差動ゲインAとノード電圧 e1,e2,e3 は、図 1.3.42 に示す解析結果から下式で表されます。

$$A = \frac{e3}{v1 - v2} = \frac{1}{1 - \frac{2}{GAIN}} \approx 1 \qquad (GAIN \gg 2) \quad \cdots \quad \vec{1} \ 1.3.35$$

 $e1 = \frac{1}{2} = 0.5000000 \text{ V}, \quad e2 = -\frac{499999}{1000002} = 0.4999980 \text{ V}, \quad e3 = -\frac{1000000}{500001} = 1.9999960 \text{ V}$

Reduce (Free CSL version), 19-Jul-09 ...
% differential_amp.red
% 2014/10/06
f1:=(v2-e2)/R-(e2-e3)/R\$
f2:=(v1-e1)/R-e1/R\$
f3:=(e1-e2)*GAIN-e3\$
a:=solve ({f1,f2,f3},{e1,e2,e3});

$$a:= \left\{ \left\{ e_1 = \frac{v_1}{2}, e_2 = \frac{gainv_1 + 2v_2}{2(gain + 2)}, e_3 = \frac{(v_1 - v_2)gain}{gain + 2} \right\} \right\}$$
R:=1000\$
GAIN := 1e6\$
a:=solve ({f1,f2,f3},{e1,e2,e3});

$$a:= \left\{ \left\{ e_1 = \frac{v_1}{2}, e_2 = \frac{500000v_1 + v_2}{1000002}, e_3 = \frac{500000(v_1 - v_2)}{500001} \right\} \right\}$$

図 1.3.42 式 1.3.34の解

741 型オペアンプ

741 型オペアンプの SPICE モデル (741X.MOD)

図 1.3.43 に 741 型オペアンプの SPICE モデルである 741X.MOD の回路図を示します。基本的な動作は図 1.3.17 の簡略回路 と同じですが 741X.MOD はバイアス回路を含む全回路を実回路の通りにバイポーラ・トランジスタでモデル化しています。回路 中のバイポーラ・トランジスタには、モデル名とデバイス・エリアが記載されています。図 1.3.17 の簡略回路では入力段と出力段 のバイアスを電流源 11,12 に置き換えていましたが、741X.MOD では実回路に合わせて Q10 と Q11、および Q13 と Q14 のペア によるワイドラー定電流回路に置き換えています。

バイアス電流 l1 は、Q11, Q12 のデバイスエリアが等しいために下式で表されます。

$$I_{REF} = \frac{VCC - VSS - 2V_{BE}(on)}{R_4} \approx \frac{15 - (-15) - 2 \times 0.7}{39 \times 10^3} \approx 733 \ \mu \text{A} \quad \cdots \quad \vec{1} \ 1.3.36$$

Q10, Q11, R5 のループ L1 についてキルヒホッフの電圧則を適用すると下式が得られます。

$$V_{BE_{-010}} = V_{BE_{-011}} + I_1 R_5 \qquad \cdots \quad \vec{x} \ 1.3.37$$

Q10, Q11 には下式が成立します。

$$I_{REF} = I_{S_Q10} exp\left\{\frac{V_{BE_Q10}}{V_T}\right\} \rightarrow V_{BE_Q10} = V_T log\left\{\frac{I_{REF}}{I_{S_Q10}}\right\} \qquad \cdots \quad \not \exists 1.3.38$$

$$I_{1} = I_{S_{Q11}} exp\left\{\frac{V_{BE_{Q11}}}{V_{T}}\right\} \rightarrow V_{BE_{Q11}} = V_{T} log\left\{\frac{I_{1}}{I_{S_{Q11}}}\right\} \qquad \cdots \quad \vec{x} \ 1.3.39$$
$$V_{T} = \frac{kT}{q} \approx 26 \text{mV at } 300^{\circ}\text{K} \qquad \cdots \quad \vec{x} \ 1.3.40$$

$$\begin{split} V_T log \left\{ \frac{I_{REF}}{I_{S_Q10}} \right\} &= V_T log \left\{ \frac{I_1}{I_{S_Q11}} \right\} + I_1 R_5 & \cdots \quad \vec{\boxplus} \ 1.3.41 \\ I_1 R_5 &= V_T log \left\{ \frac{I_{REF}}{I_1} \right\} \quad \left(\because \ I_{S_Q10} \cong \ I_{S_Q11} \right) & \cdots \quad \vec{\boxplus} \ 1.3.42 \end{split}$$

ここで、V_{BE_010}, V_{BE_011}, I_{S_010}, I_{S_011}は Q10, Q11 のベース-エミッタ間電圧、接合飽和電流です。



図 1.3.43 741X.MOD 回路図

バイアス電流I₁を求めるには、まずI₁の値を仮定し、式 1.3.42の両辺が等しくなるまで、I₁の値を変えながら計算を繰り返さなければなりません。その結果は図 1.3.44に示すように下式のようになります。

 $I_1 \approx 19 \,\mu A$ \cdots \ddagger 1.3.43



バイアス電流 I2の値は Q13, Q14のデバイス・エリア比により、下式のように決まります。

 $I_2 = \frac{30}{12} I_{REF} \approx 1.82 \ mA$... $\vec{x} 1.3.44$

図 1.3.43 に示す 7 4 1 型オペアンプの SPICE モデル(741X.MOD)のバイアス電流 *I_{REF}, I*₁, *I*₂を、手計算と SPICE のバイアスポイント解析で求めた値の比較を表 1.3.2 に示します

項目	手計算	バイアスポイント解析	
I_{REF}	733 µA	719.5 μΑ	
I_1	19 µA	19.99 <i>µA</i>	
I_2	1.82 mA	1.963 mA	

表 1.3.2 手計算とバイアスポイント解析の比較

パルス応答

図 1.3.48 に示した 741X.MOD ボルテージフォロア回路のパルス応答を図 1.3.45 に示します。出力パルスの立ち下がりエッジ は約 –0.5V/µs の正常な直線傾斜のスルーレート特性を示します。それに反し、立ち上がりエッジは、瞬間的に約1.5V 立ち上 がった後に、約 +0.6V/µs の正常な直線傾斜のスルーレート特性を示します。この特性は図 1.3.49 に示す µA741, µA741Y Data Sheet^[14] の代表的特性曲線でも確認することができます。



図 1.3.45 741X.MOD ボルテージフォロア回路のパルス応答

図 1.3.46 に 741X.MOD のパルス立ち下がり応答を解析するための簡略化回路を示します。ここで、電流源 I_1 は差動ペア Q_1, Q_2 のコレクタに接続されるテール電流、 C_c は位相補償キャパシタ、 C_s は I_1 出力と Q_1, Q_2 のコレクタが接続されるノードに存 在する寄生容量の総量を表しています。

パルス波形の立ち下がりエッジでは Q_1 , (Q_2) が ON (OFF) になり、テール電流 I_1 、 Q_1 コレクタ電圧 $V_0(t)$ 、 C_s 電流 is(t)、 C_c 電流 ic(t)の関係は下式で表されます。

$$i_{c} = l_{1} - i_{s} \qquad \cdots \quad \vec{x} \ 1.3.45$$
$$\frac{dv_{0}}{dt} \cong \frac{ic}{C_{c}} \cong \frac{is}{C_{s}} \qquad \cdots \quad \vec{x} \ 1.3.46$$

式 1.3.45 を式 1.3.46 に代入すると、is は下式で表されます。

$$i_S \cong \frac{l_1}{1 + C_C/C_S}$$
 ... $\stackrel{!}{\rightrightarrows} 1.3.47$

式 1.3.47を式 1.3.46に代入すると、出力電圧 Vo が立ち下がる時のスルーレートは下式で表されます。

$$\left. \frac{dv_0}{dt} \right|_{\vec{x} \in \mathcal{TMP}} \cong - \frac{I_1}{C_C + C_S} \quad \cdots \quad \vec{x} \ 1.3.48$$

741 型オペアンプの設計値 ($I_1 = 19\mu A, C_c = 30 \text{pF}, C_s = 4 \text{pF}$)を式 1.3.48 に代入すると、立ち下がりスルーレートは-0.558 V/ μs となります。



図 1.3.46 パルス応答の立ち下がり特性を解析するための簡略化回路

図 1.3.47 に 741X.MOD のパルス立ち上がり応答を解析するための簡略化回路を示します。立ち上がりエッジでは Q₂, (Q₁) が ON (OFF) となり、出力電圧v₀(t) は下式で表されます。

$$v_0(t) \cong \frac{1}{C_c} \int_0^t [I_1 + i_s(t)] dt \qquad \cdots \quad \vec{x} \ 1.3.49$$

 Q_2 のコレクタ電圧は入力電圧 V_s に等しくなるため、 C_s の電流 $i_s(t)$ は下式で表されます。

$$i_S \cong C_S \frac{dv_s}{dt} \cong \frac{C_S V_S}{t_1} \quad 0 < t < t_1 \qquad \cdots \quad \not \exists \ 1.3.50$$

式 1.3.50 を式 1.3.49 に代入すると、出力電圧 Vo が立ち上がる時のスルーレートは下式で表されます。

$$v_0(t) \cong \frac{1}{C_c} \int_0^t I_1 dt + \frac{1}{C_c} \int_0^{t_1} \frac{C_s V_s}{t_1} dt \quad \cdots \quad \not \equiv 1.3.51$$

または、

$$v_0(t) \cong \frac{C_S}{C_C} V_S + \frac{I_1 t}{C_C} \qquad \cdots \quad \vec{x} \ 1.3.52$$



図 1.3.47 パルス応答の立ち上がり特性を解析するための簡略化回路

同様に 741 型オペアンプの設計値 $(I_1 = 19\mu A, C_c = 30 \text{pF}, C_s = 4 pF)$ を式 1.3.47 に代入すると下式が得られます。 $v_o(t) \cong \frac{4 pF}{30 pF} \times 10 \text{V} + \frac{19 \mu A}{30 pF} \times t = 1.33 \text{V} + 0.633 \frac{V}{\mu s} \quad \cdots \quad$ 式 1.3.53



図 1.3.48 741X.MOD ボルテージフォロア回路のパルス応答解析のテストベンチ







図 1.3.50 µA741の開ループゲイン特性 (µA741, µA741Y Data Sheet)^[14]

開ループゲイン特性

図 1.3.51 にミドルブルック法による 741X.MOD の開ループゲイン特性を示します。図 1.3.50 は µA741, µA741Y Data Sheet ^[14] の代表的特性曲線に示された開ループゲイン特性です。



図 1.3.51 741X.MOD ボルテージフォロア回路の開ループゲイン特性

参考文献

- [1] Harold S. Black, "Stabilized feedback amplifiers," Bell System Technical Journal, vol. 13, pp. 1–18, Jan. 1934.
- [2] Harold Black, "Inventing the negative feedback amplifier", IEEE Spectrum, pp.55-60, Dec. 1977.
- [3] Analog Computers: RCA Typhoon, 1951 Radiomuseum.org
- [4] MODEL 600, EDUCATIONAL ANALOG SIMULATOR, Burr-Brown Research Corporation, 1966
- [5] Model K2-W Operational Amplifier, George A. Philbrick Researches, Inc., 1951
- [6] Scaff J. H. and Ohl, R. S. "Development of Silicon Crystal Rectifiers for Microwave Radar Receivers", Bell System Technical Journal, Vol. 26, No. 1 (January 1947) pp.1-30.
- [7] Walter Houser Brattain, John Bardeen, "Three-Electrode Circuit Element Utilizing Semiconductive Materials"
 - U.S. Patent 2,524,035, filed June 17, 1948, issued October 3, 1950
- [8] W.SHOCKLEY, "Circuit element utilizing semiconductive material"
- U.S. Patent 2,569,347, filed June26, 1948, issued September 25, 1951
- [9] Robert N. Noyce, "Semiconductor Device and Lead Structure"
- US Patent 2,981,877, filed July 30, 1959, issued April 25, 1961
- [10] "Model 130, the world's first transistorized op amp", Flyer, 2000, Burr-Brown Corporation.
- [11] "µA741, µA741Y Data Sheet", SLOS094B, NOVEMBER 1970, Texas Instruments Inc.
- [12] WIDLAR, R. J, "LOW-VALUE SOURCE FOR INTEGRATED CIRCUITS"
 - US Patent 3,320,439, filed May 26, 1965, issued May 16, 1967
- [13] "TYPE μA702M Data Sheet", D1004, JUNE 1975, Texas Instruments Inc.
- [14] "μA709C, μA709M, μA709AM Data Sheet", SLOS096, FEBRUARY 1971, Texas Instruments Inc.
- [15] "LM101A-N, LM201A-N, LM301A-N Data Sheet", SNOSBS0D, SEPTEMBER 1999, Texas Instruments Inc.
- [16] "LM741 Operational Amplifier Data Sheet", SNOSC25B, MAY 2004, Texas Instruments Inc.
- [17] Erik Lindberg, "The Barkhausen Criterion (Observation ?)", Proceedings of 18th IEEE Workshop on Nonlinear Dynamics of Electronic Systems (NDES2010), May 26, 2010, pp. 15-18.
- [18] R.D.Middlebrook, "Measurement of loop gain in feedback systems",
- International Journal of Electronics, pp.485~512, vol.38, no.4, Apr.1975.
- [19] UA741 PSpice Model, http://www.tij.co.jp/product/jp/UA741/toolssoftware
- [20] REDUCE, http://reduce-algebra.com/
- [21] Solomon, J.E., "The monolithic op amp: a tutorial study", Solid-State Circuits, IEEE Journal of Volume: 9, Issue: 6 Publication Year: 1974, Page(s): 314- 332, IEEE JOURNALS & MAGAZINES

ご注意

Texas Instruments Incorporated 及びその関連会社(以下総称してTIといいま す)は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改 良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサー ビスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての半導体製品は、ご注文の受諾の際に提示されるTIの標準販 売契約約款に従って販売されます。

TIは、その製品が、半導体製品に関するTIの標準販売契約約款に記載された 保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。 検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみな す範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の 検査は、適用される法令によってそれ等の実行が義務づけられている場合を除 き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援又はお客様の製品の設計について責 任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプ リケーションについての責任はお客様にあります。TI 製部品を使用したお客様の 製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上 及び操作上の安全対策は、お客様にてお取り下さい。

TIは、TIの製品又はサービスが使用されている組み合せ、機械装置、又は方法 に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財 産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも 保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を 提供することは、TIが当該製品又はサービスを使用することについてライセンスを 与えるとか、保証又は是認するということを意味しません。そのような情報を使用 するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを 得なければならない、又はTIの特許その他の知的財産権に基づきTIからライセ ンスを得て頂かなければならない場合もあります。

TIのデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、 その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、 条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三 者の情報については、追加的な制約に服する可能性があります。 TIの製品又はサービスについてTIが提示したパラメーターと異なる、又は、それ を超えてなされた説明で当該TI製品又はサービスを再販売することは、関連する TI製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無 効にし、且つ不公正で誤認を生じさせる行為です。TIは、そのような説明について は何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様 は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法 的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する 責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がも たらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視 し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講 じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様 は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じ る損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される 場合があります。そのような製品については、TIが目的とするところは、適用される 機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が 設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDAクラスIII(又は同様に安全でないことが致命的となるような医療機器)へのTI 製品の使用は、TIとお客様双方の権限ある役員の間で、そのような使用を行う際に ついて規定した特殊な契約書を締結した場合を除き、一切認められていません。

TIが軍需対応グレード品又は「強化プラスティック」製品として特に指定した製品 のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空 宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。 お客様は、TIがそのように指定していない製品を軍事用又は航空宇宙用に使う 場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必 要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責 任により満足させることを認め、且つ同意します。

TIには、主に自動車用に使われることを目的として、ISO/TS 16949の要求事項 を満たしていると特別に指定した製品があります。当該指定を受けていない製品 については、自動車用に使われるようには設計されてもいませんし、使用されるこ とを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項 を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2015, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- ●素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品 で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マ ットにアースをとったもの等)、アースをした作業者が行うこと。ま た、コンテナ等も、導電性のものを使うこと。
- ●マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、 静電気の帯電を防止する措置を施すこと。
- ●前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2.温·湿度環境

● 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを 行うこと。(但し、結露しないこと。) ● 直射日光があたる状態で保管・輸送しないこと。

- 3.防湿梱包
 - ●防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4.機械的衝撃

- 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を与え ないこと。
- 5.熱衝撃
 - はんだ付け時は、最低限 260℃以上の高温状態に、10秒以上さらさな いこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

- ●はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染 物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
- ●はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が 一定以下に保証された無洗浄タイプのフラックスは除く。)