


1MHz スピード 2 回路 双方向バス・バッファ

特長

- 動作電源電圧範囲：3 V～15 V
- 異なるロジック・レベル（3 V～15 V）で動作している I²C バス間でインタフェース可能
- I²C バス信号の双方向データ転送をサポート
- メイン I²C バス（Sx/Sy）側で 400 pF、送信（Tx/Ty）側で 4000 pF のバス容量を許容
- 送信（Tx/Ty）側出力は、低インピーダンス又は高容量バスをドライブするために高いシンク電流能力があります。
- I²C バス信号は、一方向入力及び出力信号経路を必要とするオプトエレクトリカル・アイソレータ及び類似デバイスとのインタフェースのため前向き（Tx/Ty）及び逆向き（Rx/Ry）信号のペアに分かれて行くことができます。
- 少なくとも 20 メートルの線で 1 MHz I²C バス動作
- 低スタンバイ消費電流
- P82B96 とピン互換


PW パッケージ

（上面図）



DGK パッケージ

（上面図）



概要

TL9600I は、通常の I²C バスと、異なる電圧及び電流レベルを持った広範囲の他のバス・コンフィグレーションとの間で双方向データ転送を行うバイポーラ・デバイスです。TL9600I は、通常の I²C 動作及びクロック速度に対して何の制限もなくインタフェースとして機能することができます。

概要（続き）

TL9600I の長所の 1 つは、新しいバス又はリモート I²C ノードの総負荷（デバイス及び配線長）が他の I²C バス（又はノード）にとって明らかでないような場合のバス容量を分離することができるということです。このデバイスは又、それが置かれている I²C ノードに加えられる負荷を最小にします。システムにおける I²C デバイスの数、又はそれらの間の物理的な分離に対するどんな規制も、実質的に除外されます。

TL9600I は、別々の方向の Tx 及び Rx 信号が提供されるため、平衡型伝送線（ツイスト・ペア）又はガルバニック・アイソレーション（オプトカップリング）によって SDA/SCL 信号を簡単に伝送することができます。Tx 及び Rx 信号は、I²C 特性を持ったラインに代わりの双方向信号を供給するため、直接接続しても構いません（バス・ラッチングを引き起こすことはありません）。


2 つ以上の Sx 又は Sy I/O は、相互接続してはいけません。TL9600I の設計は、この構成をサポートしていません。双方向 I²C 信号には方向制御端子がありませんので、その代わり、Sx/Sy ではバッファのラッチを避けるためにわずかに異なる低電圧ロジック・レベルを使用します。TL9600I の Rx/Ry に印加される通常の I²C ローは、わずかに高い電圧レベルのバッファされたローとして Sx/Sy に伝播されます。この特別なバッファされたローが、もう 1 つの TL9600I の Sx/Sy に印加された場合、2 番目の TL9600I はそれを通常の I²C バス・ローと認識せず、それを Tx/Ty 出力に伝達しません。TL9600I の Sx/Sy 側は、PCA9515A のような特別なロジック・スレッシュホールドで動作する類似のバッファに接続してはいけません。

Sx/Sy 側は、I²C マスタ及びスレーブ・デバイス、又は必要な場合は 2 番目の TL9600I の Tx/Rx 信号の通常の I²C ロジック電圧レベルのためだけにあり、それらと互換性を持っています。Tx/Rx 及び Ty/Ry I/O 端子は、全ての I²C デバイスの標準 I²C ロジック電圧レベルを使用します。Rx と Tx を接続した場合、Sx は SDA 又は SCL ラインの何れかとして機能することができます。同様に、Ry と Ty を接続した場合、Sy は SDA 又は SCL ラインの何れかとして機能することができます。例えば、コモン・バス上に Tx/Rx 及び Ty/Ry I/O 端子を持ち、Sx/Sy 側がライン・カード・スレーブ・デバイスに接続されたスター又はマルチ・ポイント・コンフィグレーションでは、Tx/Rx 及び Ty/Ry I/O 端子を他の TL9600I へ相互接続することに対する何の規制もありません。

端子機能表

端子番号	端子名	I/O	機 能
1	Sx	I/O	シリアル・データ・バス又は SDA。プルアップ抵抗を通して I ² C マスタの V _{CC} に接続して下さい。
2	Rx	I	受信信号。プルアップ抵抗を通して TL9600I の V _{CC} に接続して下さい。
3	Tx	O	送信信号。プルアップ抵抗を通して TL9600I の V _{CC} に接続して下さい。
4	GND		グランド
5	Ty	O	送信信号。プルアップ抵抗を通して TL9600I の V _{CC} に接続して下さい。
6	Ry	I	受信信号。プルアップ抵抗を通して TL9600I の V _{CC} に接続して下さい。
7	Sy	I/O	シリアル・クロック・バス又は SCL。プルアップ抵抗を通して I ² C マスタの V _{CC} に接続して下さい。
8	V _{CC}		電源

機能ブロック図



機能説明

Sx及びSy

I²C端子 (Sx及びSy) は、通常のI²Cバスとインタフェースするように設計されています。I²Cバスのロジック・スレッシュホールド電圧レベルは、電源V_{CC}には依存しません。最大I²Cバス電源電圧は15 Vで、規定されたスタティック・シンク電流は3 mAです。

Sx及びSyは、2つの同一のバッファを持っています。それぞれのバッファは、2つのロジック信号経路で構成されています。1つ目はTx又はTyという名前で、I²Cインタフェース端子からの前向き経路で、バッファ・バスをドライブします。2つ目はRx又はRyという名前で、I²Cバス・インタフェースをドライブするためのバッファ・バス入力からの逆向きの信号経路です。

これらの経路には2つの目的があります。すなわち、I²C端子 (Sx又はSy) の電圧状態を検出し、この状態をそれぞれTx又はTyに送信すること、及びRx又はRyの状態を検出し、Rx又はRyがローの時I²C端子をローに引っ張ることです。

Tx及びTy

Tx及びTyは、V_{CC}へのESD保護ダイオードのないオープン・コレクタ出力です。それぞれの端子は、15 Vの定格を超過しない限りプルアップ抵抗を通してV_{CC}を超える電源電圧に接続しても構いません。Tx及びTyは、一般的なI²Cデバイスよりも大きな電流シンク能力を持ち、30 mAより大きなスタティック電流を流し込むことができます。又、これらは100 mA (標準) のダイナミック・ブルダウン能力も持っています。

I²C端子 (Sx又はSy) の電圧が0.6 Vより低くなった時のみ、ロジック・ローがTx又はTyに送信されます。Rx又はRyがロジック・ローになると、I²Cバス (Sx又はSy) はI²C必要条件 (5 Vアプリケーションで最大1.5 V) に従ってロジック・ローレベルへ引っ張られますが、これはTx又はTy出力ヘルプ・バックし、バッファをローにラッチするのに十分な程低くありません。

TL9600Iが、Rx又はRyのローによってI²Cバス上で期待通り動作することができる最小ロー・レベルは0.8 V (標準) です。

V_{CC}が落ちた場合、I²C端子もTx又はTy出力もロー状態に保持されません。それらのオープン・コレクタ構造により、V_{CC}がない状態で規定された最大値15 Vにプルアップすることができます。Sx、Sy、Rx、Ryも又その入力構造により、V_{CC}がない時に外部信号に対して何の負荷も与えません。

バス上昇時間に対する影響により測定した全信号端子の有効入力容量は、全てのバス電圧及び電源電圧 (V_{CC} = 0 Vを含む) において約4.5 pFです。

絶対最大定格特記無き場合、 $T_A = -20^{\circ}\text{C} \sim 70^{\circ}\text{C}^{(1)}$

パラメータ			最小	最大	単位
V _{CC}	電源電圧範囲		-0.3	18	V
V _I	入力電圧範囲 (バッファ入力)	Sx 又は Sy (SDA 又は SCL)	-0.3	18	V
		Rx 又は Ry	-0.3	18	
V _O	出力印加電圧範囲 (バッファ出力)	Sx 又は Sy (SDA 又は SCL)	-0.3	18	V
		Tx 又は Ty	-0.3	18	
I _O	連続出力電流	Sx 又は Sy		250	mA
		Tx 又は Ty		250	
連続 V _{CC} 又は GND 電流				250	mA
θ _{JA}	パッケージ熱抵抗 ⁽²⁾	PW パッケージ		149	°C/W
		DGK パッケージ		172	
T _{stg}	保存温度範囲		-55	125	°C

(1) 絶対最大定格を超えるストレスは、デバイスに致命的なダメージを与えることがあります。絶対最大定格は、ストレスの限度のみについて示したもので、この条件、もしくは、本仕様書の「推奨動作条件」に示された条件を超える条件でのデバイスの機能動作を意図したものではありません。デバイスを絶対最大定格の条件に長時間さらすと、デバイスの信頼性に影響を与えることがあります。

(2) パッケージ熱抵抗は、JESD 51-7 に従って計算されています。

推奨動作条件

パラメータ			最小	最大	単位
V_{CC}	電源電圧		3	15	V
I_{OL}	ロー・レベル出力電流	Sx, Sy $V_{Sx}, V_{Sy} = 1\text{ V}$ 、 $V_{Rx}, V_{Ry} \leq 0.42\text{ V}$		3	mA
		Tx, Ty $V_{Sx}, V_{Sy} = 0.4\text{ V}$ 、 $V_{Tx}, V_{Ty} = 0.4\text{ V}$		30	
V_{IOmax}	最大入力／出力電圧レベル	Sx, Sy $V_{Tx}, V_{Ty} = 0.4\text{ V}$		15	V
		Tx, Ty $V_{Sx}, V_{Sy} = 0.4\text{ V}$		15	
V_{ILdiff}	ロー・レベル入力電圧差	Sx, Sy		0.4	V
T_A	動作周囲温度		-20	70	$^{\circ}\text{C}$

電気的特性

特記無き場合、 $V_{CC} = 3\text{ V} \sim 3.6\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	T _A = 25°C			T _A = -20°C ～ 70°C		単位	
				最小	標準 ⁽¹⁾	最大	最小	最大		
ΔV/ΔT _{IN}	入カスレッシュホル ドの温度係数	Sx,Sy		-2					mV/°C	
V _{OL}	ロー・レベル出力 電圧	Sx,Sy	I _{Sx} , I _{Sy} = 3 mA	0.8	0.85	0.9	図1-2参照		V	
			I _{Sx} , I _{Sy} = 0.2 mA	0.67	0.73	0.79	図1-1参照			
ΔV/ΔT _{OUT}	出力ロー・レベル の温度係数 ⁽²⁾	Sx,Sy	I _{Sx} , I _{Sy} = 0.2 mA	-1.8					mV/°C	
I _{CC}	静止電源電流		Sx = Sy = V _{CC}	3.5	5.5	6			mA	
ΔI _{CC}	電源電流増加／端 子ロー	Tx,Ty		3	3.5	4.5			mA	
I _{IOS}	I ² C バス上のダイ ナミック出力シン ク能力	Sx,Sy	V _{Sx} , V _{Sy} > 2 V、 V _{Rx} , V _{Ry} = ロー	7	18	5.7			mA	
	I ² C バス上のリー ク電流		V _{Sx} , V _{Sy} = 5 V、 V _{Rx} , V _{Ry} = ハイ	0.1		1	1		μA	
I _{IOT}	バッファ・バス上 のダイナミック出 力シンク能力	Tx,Ty	V _{Tx} , V _{Ty} > 1 V、 I ² Cバス = 0.4 V上で V _{Sx} , V _{Sy} = ロー	60	100	60			mA	
	バッファ・バス上 のリーク電流		V _{Tx} , V _{Ty} = V _{CC} = 3.3 V、 V _{Sx} , V _{Sy} = ハイ	0.1		1	1		μA	
I _I	I ² C バスからの入 力電流	Sx,Sy	バス・ロー、 V _{Rx} , V _{Ry} = ハイ	-1			1			μA
	バッファ・バスか らの入力電流	Rx,Ry	バス・ロー、 V _{Rx} , V _{Ry} = 0.4 V	-1			1			
	バッファ・バス入 力のリーク電流		V _{Rx} , V _{Ry} = V _{CC}	1			1.5			
V _{IT}	入カスレッシュホル ド	Sx,Sy	通常のI ² Cバス上の入力ロ ジック・レベル・ハイ・ス レッシュホルド ⁽³⁾	0.65	0.7	図1-4参照			V	
			通常のI ² Cバス上の入力ロ ジック・レベル・ロー・ス レッシュホルド ⁽³⁾	0.6	0.65	図1-3参照				
		Rx,Ry	入力ロジック・レベル・ハ イ	0.58V _{CC}			0.58V _{CC}			
			入カスレッシュホルド	0.5V _{CC}						
			入力ロジック・レベル・ロ ー	0.42V _{CC}			0.42V _{CC}			

(1) 全ての標準値の測定条件は、 $V_{CC} = 3.3\text{ V}$ とします。

(2) 出力ロジック・ローは、シンク電流に依存します。

(3) 入力ロジック・スレッシュホルドは、電源電圧に依存しません。

電気的特性（続き）

特記無き場合、 $V_{CC} = 3\text{ V} \sim 3.6\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	$T_A = 25^\circ\text{C}$			$T_A = -20^\circ\text{C} \sim 70^\circ\text{C}$		単位
				最小	標準 ⁽¹⁾	最大	最小	最大	
V_{IOdiff}	入力／出力ロジック・レベル差 ⁽⁴⁾	Sx, Sy	I ² Cアプリケーションでの (3 mA 時 V_{Sx} 出力ロー) - (V_{Sx} 入力ハイ 最大値)	100	150		100		mV
V_{IOrel}	全てのバスが解放される V_{CC} 電圧	Sx, Sy Tx, Ty	Sx, Sy はロー、 V_{CC} ランプ時、解放されるまで低下した時の Tx, Ty の電圧	1			図 1-5 参照		V
$\Delta V / \Delta T_{REL}$	解放電圧の温度係数				-4				mV/°C
C_{in}	入力容量	Rx, Ry			4.5				pF

(1) 全ての標準値の測定条件は、 $V_{CC} = 3.3\text{ V}$ とします。

(4) プルアップ電流の最小値必要条件 200 μA は、ラッチする可能性をなくすために、 V_{Sx} 出力ローの最小値が常に最小 V_{Sx} 入力ハイ・レベルを超えることを保証するためのものです。規定されたレベル差は、設計により任意のデバイス内で規定されています。絶対レベルの許容値には、1 つの Sx 出力からのローがもう 1 つの TL9600I の Sx 入力によって認識されるというわずかな可能性があります。これは通常のアプリケーションでは影響ありません。どのような設計でも、結果としてシステムが誘発されたノイズに非常に影響されやすく、必ずしもすべての I²C 動作モードをサポートしなくなるため、異なるデバイスの Sx 端子は絶対に接続してはいけません。

電気的特性（続き）

特記無き場合、 $V_{CC} = 4.5\text{ V} \sim 5.5\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	T _A = 25°C			T _A = -20°C ～ 70°C		単位
				最小	標準 ⁽¹⁾	最大	最小	最大	
ΔV/ΔT _{IN}	入カスレッシュホル ドの温度係数	Sx,Sy		-2					mV/°C
V _{OL}	ロー・レベル出力 電圧	Sx,Sy	I _{Sx} ,I _{Sy} = 3 mA	0.8	0.85	0.9	図1-2参照		V
			I _{Sx} ,I _{Sy} = 0.2 mA	0.67	0.73	0.79	図1-1参照		
ΔV/ΔT _{OUT}	出力ロー・レベル の温度係数 ⁽²⁾	Sx,Sy	I _{Sx} ,I _{Sy} = 0.2 mA	-1.8					mV/°C
I _{CC}	静止電源電流		Sx = Sy = V _{CC}	3.5 5.5			6		mA
ΔI _{CC}	電源電流増加／端 子ロー	Tx,Ty		3 3.5			4.5		mA
I _{IOS}	I ² C バス上のダイ ナミック出力シン ク能力	Sx,Sy	V _{Sx} ,V _{Sy} > 2 V、 V _{Rx} ,V _{Ry} = ロー	7	18		6		mA
	I ² C バス上のリー ク電流		V _{Sx} ,V _{Sy} = 5 V、 V _{Rx} ,V _{Ry} = ハイ	0.1 1			1		μA
I _{IOT}	バッファ・バス上 のダイナミック出 力シンク能力	Tx,Ty	V _{Tx} ,V _{Ty} > 1 V、 I ² Cバス = 0.4 V上で V _{Sx} ,V _{Sy} = ロー	60	100		60		mA
	バッファ・バス上 のリーク電流		V _{Tx} ,V _{Ty} = V _{CC} = 3.3 V、 V _{Sx} ,V _{Sy} = ハイ	0.1 1			1		μA
I _I	I ² C バスからの入 力電流	Sx,Sy	バス・ロー、 V _{Rx} ,V _{Ry} = ハイ	-1			1		μA
	バッファ・バスか らの入力電流	Rx,Ry	バス・ロー、 V _{Rx} ,V _{Ry} = 0.4 V	-1			1		
	バッファ・バス入 力のリーク電流		V _{Rx} ,V _{Ry} = V _{CC}	1			1.5		
V _{IT}	入カスレッシュホル ド	Sx,Sy	通常のI ² Cバス上の入力ロ ジック・レベル・ハイ・ス レッシュホルド ⁽³⁾	0.65	0.7		図1-4参照		V
			通常のI ² Cバス上の入力ロ ジック・レベル・ロー・ス レッシュホルド ⁽³⁾	0.6	0.65		図1-3参照		
		Rx,Ry	入力ロジック・レベル・ハ イ	0.58V _{CC}			0.58V _{CC}		
			入カスレッシュホルド	0.5V _{CC}					
			入力ロジック・レベル・ロ ー	0.42V _{CC}			0.42V _{CC}		

- (1) 全ての標準値の測定条件は、 $V_{CC} = 5\text{ V}$ とします。
(2) 出力ロジック・ローは、シンク電流に依存します。
(3) 入力ロジック・スレッシュホルドは、電源電圧に依存しません。

電氣的特性 (続き)

特記無き場合、 $V_{CC} = 4.5\text{ V} \sim 5.5\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	$T_A = 25^\circ\text{C}$			$T_A = -20^\circ\text{C} \sim 70^\circ\text{C}$		単位
				最小	標準 ⁽¹⁾	最大	最小	最大	
V_{IOdiff}	入力／出力ロジック・レベル差 ⁽⁴⁾	Sx, Sy	I ² Cアプリケーションでの (3 mA 時 V_{Sx} 出力ロー) - (V_{Sx} 入力ハイ 最大値)	100	150		100		mV
V_{IOrel}	全てのバスが解放される V_{CC} 電圧	Sx, Sy Tx, Ty	Sx, Sy はロー、 V_{CC} ランプ時、解放されるまで低下した時の Tx, Ty の電圧	1			図 1-5 参照		V
$\Delta V / \Delta T_{REL}$	解放電圧の温度係数				-4				mV/°C
C_{in}	入力容量	Rx, Ry			4.5				pF

(1) 全ての標準値の測定条件は、 $V_{CC} = 5\text{ V}$ とします。

(4) プルアップ電流の最小値必要条件 200 μA は、ラッチする可能性をなくすために、 V_{Sx} 出力ローの最小値が常に最小 V_{Sx} 入力ハイ・レベルを超えることを保証するためのものです。規定されたレベル差は、設計により任意のデバイス内で規定されています。絶対レベルの許容値には、1 つの Sx 出力からのローがもう 1 つの TL9600I の Sx 入力によって認識されるというわずかな可能性があります、これは通常のアプリケーションでは影響ありません。どのような設計でも、結果としてシステムが誘発されたノイズに非常に影響されやすく、必ずしもすべての I²C 動作モードをサポートしなくなるため、異なるデバイスの Sx 端子は絶対に接続してはいけません。

電気的特性（続き）

特記無き場合、 $V_{CC} = 15\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	T _A = 25°C			T _A = -20°C ～ 70°C		単位	
				最小	標準 ⁽¹⁾	最大	最小	最大		
ΔV/ΔT _{IN}	入カスレッシュホル ドの温度係数	Sx,Sy		-2					mV/°C	
V _{OL}	ロー・レベル出力 電圧	Sx,Sy	I _{Sx} ,I _{Sy} = 3 mA	0.8	0.85	0.9	図1-2参照		V	
			I _{Sx} ,I _{Sy} = 0.2 mA	0.67	0.73	0.79	図1-1参照			
ΔV/ΔT _{OUT}	出力ロー・レベル の温度係数 ⁽²⁾	Sx,Sy	I _{Sx} ,I _{Sy} = 0.2 mA	-1.8					mV/°C	
I _{CC}	静止電源電流		Sx = Sy = V _{CC}	3.5	5.5	6			mA	
ΔI _{CC}	電源電流増加／端 子ロー	Tx,Ty		3	3.5	4.5			mA	
I _{IOS}	I ² C バス上のダイ ナミック出力シン ク能力	Sx,Sy	V _{Sx} ,V _{Sy} > 2 V、 V _{Rx} ,V _{Ry} = ロー	7	18	6.5			mA	
	I ² C バス上のリー ク電流		V _{Sx} ,V _{Sy} = 5 V、 V _{Rx} ,V _{Ry} =ハイ	0.1		1	1		μA	
I _{IOT}	バッファ・バス上 のダイナミック出 力シンク能力	Tx,Ty	V _{Tx} ,V _{Ty} > 1 V、 I ² Cバス = 0.4 V上で V _{Sx} ,V _{Sy} =ロー	60	100	60			mA	
	バッファ・バス上 のリーク電流		V _{Tx} ,V _{Ty} = V _{CC} = 3.3 V、 V _{Sx} ,V _{Sy} =ハイ	0.1		1	1		μA	
I _I	I ² C バスからの入 力電流	Sx,Sy	バス・ロー、 V _{Rx} ,V _{Ry} =ハイ	-1			1			μA
	バッファ・バスか らの入力電流	Rx,Ry	バス・ロー、 V _{Rx} ,V _{Ry} = 0.4 V	-1			1			
	バッファ・バス入 力のリーク電流		V _{Rx} ,V _{Ry} = V _{CC}	1			1.5			
V _{IT}	入カスレッシュホル ド	Sx,Sy	通常のI ² Cバス上の入力ロ ジック・レベル・ハイ・ス レッシュホルド ⁽³⁾	0.65	0.7	図1-4参照			V	
			通常のI ² Cバス上の入力ロ ジック・レベル・ロー・ス レッシュホルド ⁽³⁾	0.6	0.65	図1-3参照				
		Rx,Ry	入力ロジック・レベル・ハ イ	0.58V _{CC}			0.58V _{CC}			
			入カスレッシュホルド	0.5V _{CC}						
			入力ロジック・レベル・ロ ー	0.42V _{CC}			0.42V _{CC}			

(1) 全ての標準値の測定条件は、 $V_{CC} = 15\text{ V}$ とします。

(2) 出力ロジック・ローは、シンク電流に依存します。

(3) 入力ロジック・スレッシュホルドは、電源電圧に依存しません。

電氣的特性（続き）

特記無き場合、 $V_{CC} = 15\text{ V}$ 、電圧は GND を基準として規定されています。

パラメータ			測定条件	$T_A = 25^\circ\text{C}$			$T_A = -20^\circ\text{C} \sim 70^\circ\text{C}$		単位
				最小	標準 ⁽¹⁾	最大	最小	最大	
V_{IOdiff}	入力／出力ロジック・レベル差 ⁽⁴⁾	Sx, Sy	I ² Cアプリケーションでの (3 mA 時 V_{Sx} 出力ロー) - (V_{Sx} 入力ハイ 最大値)	100	150		100		mV
V_{IOrel}	全てのバスが解放される V_{CC} 電圧	Sx, Sy Tx, Ty	Sx, Sy はロー、 V_{CC} ランプ時、解放されるまで低下した時の Tx, Ty の電圧	1			図 1-5 参照		V
$\Delta V/\Delta T_{REL}$	解放電圧の温度係数				-4				mV/°C
C_{in}	入力容量	Rx, Ry			4.5				pF

(1) 全ての標準値の測定条件は、 $V_{CC} = 15\text{ V}$ とします。

(4) プルアップ電流の最小値必要条件 200 μA は、ラッチする可能性をなくすために、 V_{Sx} 出力ローの最小値が常に最小 V_{Sx} 入力ハイ・レベルを超えることを保証するためのものです。規定されたレベル差は、設計により任意のデバイス内で規定されています。絶対レベルの許容値には、1 つの Sx 出力からのローがもう 1 つの TL9600I の Sx 入力によって認識されるというわずかな可能性がありますが、これは通常のアプリケーションでは影響ありません。どのような設計でも、結果としてシステムが誘発されたノイズに非常に影響されやすく、必ずしもすべての I²C 動作モードをサポートしなくなるため、異なるデバイスの Sx 端子は絶対に接続してはいけません。

スイッチング特性

特記無き場合、 $V_{CC} = 5\text{ V}$ 、 $T_A = 25^\circ\text{C}$ 、容量性負荷なし、電圧は GND を基準として規定されています。（図 2 参照）

パラメータ	FROM (入力)	TO (出力)	測定条件	標準	単位
t_{PZL}	下降入力時バッファ遅延時間	V_{Sx} (又は V_{Sy}) = 入力スイッチング・スレッシュホールド	V_{Tx} (又は V_{Ty}) 出力が V_{CC} の 50% に下降時 ⁽¹⁾	$R_L = 160\ \Omega$	50 ns
t_{PLZ}	上昇入力時バッファ遅延時間	V_{Sx} (又は V_{Sy}) = 入力スイッチング・スレッシュホールド	V_{Tx} (又は V_{Ty}) 出力が V_{CC} の 50% に上昇時 ⁽³⁾	$R_L = 160\ \Omega$	60 ns
t_{PZL}	下降入力時バッファ遅延時間	V_{Rx} (又は V_{Ry}) = 入力スイッチング・スレッシュホールド	V_{Sx} (又は V_{Sy}) 出力が V_{CC} の 50% に下降時 ⁽²⁾	$R_L = 1500\ \Omega$	100 ns
t_{PLZ}	上昇入力時バッファ遅延時間	V_{Rx} (又は V_{Ry}) = 入力スイッチング・スレッシュホールド	V_{Sx} (又は V_{Sy}) 出力が V_{CC} の 50% に上昇時 ⁽⁴⁾	$R_L = 1500\ \Omega$	95 ns

(1) このテストにおける V_{Tx} (又は V_{Ty}) の 5 V から 2.5 V への下降時間は約 10 ns です。

(2) このテストにおける V_{Sx} (又は V_{Sy}) の 5 V から 2.5 V への下降時間は約 20 ns です。

(3) このテストにおける V_{Tx} (又は V_{Ty}) の 0 V から 2.5 V への上昇時間は約 15 ns です。

(4) このテストにおける V_{Sx} (又は V_{Sy}) の 0.9 V から 2.5 V への上昇時間は約 25 ns です。

代表特性




図1-1




図1-2




図1-3




図1-4




図 1-5

代表特性 (続き)




図1-6




図1-7






図1-8

パラメータ測定情報



TEST	S1
t_{PLZ}/t_{PZL}	V_{CC}

オープン・ドレイン出力測定回路



伝播遅延時間の電圧波形

(注 A) C_L はプローブ及び治具の容量を含みます。

(注 B) 全ての入力パルスは、次の特性を持ったジェネレータによって供給されます。: $PRR \leq 1 \text{ MHz}$ 、 $Z_O = 50 \Omega$ 、 $t_r \leq 30 \text{ ns}$ 、 $t_f \leq 30 \text{ ns}$

図 2. 測定回路及び電圧波形

アプリケーション情報

代表的なアプリケーション

図 3～図 5 に TL9600I の代表的なアプリケーションを示します。




図 3. 異なるロジック・レベルを持つ I²C バスとのインターフェース




図 4. I²C ノードのガルバニック・アイソレーション

代表的なアプリケーション（続き）




図 5. 長距離 I²C 通信

代表的なアプリケーション（続き）




図6. リボン又はフラット電話線の駆動


表1. バス能力

V _{CC1} (V)	+V ケーブル (V)	V _{CC2} (V)	R1 (Ω)	R2 (kΩ)	C2 (pF)	ケーブル 長 (m)	ケーブル 容量	ケーブル 遅延 (ns)	マスタSCL パルス幅 (ns)		バス・ クロック 速度 (kHz)	最大 スレーブ応答 遅延
									ハイ	ロー		
5	12	5	750	2.2	400	250	N/A (遅延に基づく)	1250	600	3850	125	通常の 400 kHz規格
5	12	5	750	2.2	220	100	N/A (遅延に基づく)	500	600	2450	195	通常の 400 kHz規格
3.3	5	3.3	330	1	220	25	1 nF	125	260	770	620	Fm+規格に適合
3.3	5	3.3	330	1	100	3	120 pF	15	260	720	690	Fm+規格に適合

図6参照

システム遅延及びバス・クロック周波数の計算

図 8～図 10 は、TL9600I を、比較的大きい容量を持ち、2つの I²C バス・ノードに接続された拡張バス配線をドライブするために使用した場合を示します。図には、3.3 V 又は 5 V 動作に対応したタイミング計算を行うための簡略化された式が含まれています。バッファ及び配線がタイミング遅延をもたらすため、公称 SCL 周波数を減少させる必要があるかも知れません。ほとんどの場合、実際のバス周波数は、クロック周期のビット毎の延長のために、公称マスタ・タイミングより低くなります。




マスタの SCL の下降エッジは、バッファ及びバス下降時間によって遅れます。

スレーブの SCL の有効遅延 = $120 + 17 V_{CCM} + (2.5 + 4 \times 10^9 \times C_b) \times V_{CCB} + 10 V_{CCS}$ (ns)

C = F, V = V

図 8




マスタの SCL の上昇エッジは、バッファ及びバス上昇時間によって遅れます（クロック延長）。

マスタの SCL の有効遅延 = $115 + R_m \times C_m + 0.7 \times R_b \times C_b$ (ns)

C = F, R = Ω

図9

システム遅延及びバス・クロック周波数の計算（続き）



スレーブの SDA の上昇エッジは、バッファ及びバス上昇時間によって遅れます。

マスタの SDA の有効遅延 = $115 + 0.2 \times R_s \times C_s + 0.7 (R_b \times C_b + R_m \times C_m)$ (ns)

C = F, R = Ω

図 10

許容されるバス速度の計算に関係する遅延ファクタは、次の通りです。

- A バッファ及びスレーブまでの配線によるマスタ信号の伝播遅延。重要な遅延は SCL の下降エッジの遅延です。なぜなら、このエッジがスレーブからデータ又は ACK を要求するためです。図 8 参照。
- B バッファ及びバス上昇時間に起因するマスタの SCL の公称ロー期間の有効な延長。図 9 参照。
- C バッファ及びマスタへ戻る配線によるスレーブ応答信号の伝播遅延。重要な遅延は SDA 信号の上昇エッジの遅延です。上昇エッジは常に遅く、従って、上昇エッジは下降エッジより遅れ時間が長くなります。（下降エッジがアクティブにドライブされる一方、上昇エッジは受動的なプルアップによって制限されます。）

どんな I²C システムにおいても、タイミング条件は、スレーブのデータ応答（SCL の下降エッジに反応して供給されます）が、マスタのバス配線上に現れる SCL の対応するロー期間の最後より前で、マスタで受信されなければならないということです。すべてのスレーブは、最低限各スピード・クラス（ファースト・モード、Fm+等）のワースト・ケース・タイミング条件を満足するため、それらは Fm+ の場合の最小許容クロック・ロー期間 450 ns（最大）以内に応答を返さなければなりません。従って、これより大きい遅延をもたらすシステムでは、スレーブ応答の有効遅延に適合するため、最小クロック・ロー期間を延長することが必要になります。スレーブ応答の有効遅延は、マスタからスレーブに到達する SCL 下降エッジの総遅延（図 8）、マイナス SCL 上昇エッジの有効遅延（延長）（図 9）、プラス SDA 上で運ばれマスタに到達するスレーブ応答データの総遅延（図 10）、に等しくなります。

マスタ・マイクロコントローラにより、次のように公称 SCL ロー期間を生成するようにプログラムしなければなりません。

$$\text{SCL ロー} \geq (\text{SDA 上の有効データまでのスレーブ応答遅延} + A - B + C + \text{データ・セットアップ時間}) \text{ ns} \quad (1)$$

実際のロー期間は、（プログラムされた値 + 延長時間 B）となります。

この実際のロー期間が規定された最小値より小さい場合は、規定された最小値を使用しなければなりません。

計算例 1:

Fm+スレーブ (Rs x Cs 積 が 100 ns) を、4 nF 負荷と 160 Ω ブルアップを持った 5 V バスをバッファするために、2 つの TL9600I を使用した 5 V ファースト・モード・システム (Rm x Cm 積が 100 ns) に接続する必要があります。

許容されるバス速度を計算します。

$$\text{遅延 A} = 120 + 85 + (2.5 + [4 \times 4]) \times 5 + 50 = 347.5 \text{ ns}$$

$$\text{遅延 B} = 115 + 100 + 70 = 285 \text{ ns}$$

$$\text{遅延 C} = 115 + 20 + 0.7 (100 + 100) = 275 \text{ ns}$$

最大 Fm+スレーブ応答遅延は、< 450 ns でなければなりません。従って、プログラムされるロー期間は、次のように計算されます。

$$\text{ロー} \geq 450 + 347.5 - 285 + 275 + 100 = 887.5 \text{ ns}$$

実際のロー期間は $887.5 + 285 = 1173 \text{ ns}$ となります。これはファースト・モードの最小値より小さいため、プログラムされるロー期間は、 $(1300 - 285) = 1015 \text{ ns}$ に増加させなければなりません。従って、実際のローは 1300 ns の必要条件に等しくなり、これはこのファースト・モード・システムが 400 kHz の制限に対して問題なく動作することを示します。

計算例 2:

Fm+速度能力を持っているが、Fm+バスに対して 3 mA しかシンク能力がないマスタをバッファする必要があります。すべてのシステムは 3.3 V で動作します。マスタの Rm x Cm 積は 50 ns です。1 つの TL9600I だけを使用します。Fm+バスは、200 pF 負荷及び 150 Ω ブルアップを持ち、その Rb x Cb 積は 30 ns です。Fm+スレーブの、規定されたデータ有効時間 $t_{VD, DAT}$ は 300 ns (最大) です。

許容される最大システム・バス速度を計算して下さい。(遅延式の固定値は、TL9600I の内部伝播遅延を表すということに注意して下さい。ここでは 1 つの TL9600I だけを使用していますので、以下で使用されている固定値は特性から採取したものです。)

遅延は、

$$\text{遅延 A} = 40 + 56 + (2.5 + [4 \times 0.2]) \times 3.3 = 107 \text{ ns}$$

$$\text{遅延 B} = 115 + 50 + 21 = 186 \text{ ns}$$

$$\text{遅延 C} = 70 + 0.7 (50 + 30) = 126 \text{ ns}$$

プログラムされるロー期間は、次のように計算されます。

$$\text{SCL ロー} \geq 300 + 117 - 186 + 126 + 50 = 407 \text{ ns}$$

実際のロー期間は、 $407 + 126 = 533 \text{ ns}$ です。これは Fm+の最小必要条件 500 ns を超えています。このシステムは、バス・ロー期間、従って、サイクル時間を 33 ns 増加させる必要がありますので、システムは 1 MHz の制限よりわずかに低い動作をさせなければなりません。可能な限りの最大速度は、サイクル周期 1033 ns 又は 968 kHz です。





図 11. I²C バス・マルチ・ポイント・アプリケーション

外形寸法図

DGK (S-PDSO-G8)

PLASTIC SMALL-OUTLINE PACKAGE



注： A. 全ての寸法の単位は mm です。

B. この図面は、予告なしに変更されることがあります。

 ボディ長さは、モールドのバリ、突起、又はゲートのまくれを含みません。モールドのバリ、突起、又はゲートのまくれは、端部毎に 0,15 未満です。

 ボディ幅は、インター・リードのバリを含みません。インター・リードのバリは、サイド毎に 0,50 未満です。


E. JEDEC MO-187 Variation AA に相当します（インター・リードのバリを除く）。

外形寸法図 (続き)

PW (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14 PINS SHOWN



- 注: A. 全ての寸法の単位は mm です。
 B. この図面は、予告なしに変更されることがあります。
 C. ボディ寸法は、0,15 未満のモールドのバリ又は突起を含みません。
 D. JEDEC MO-153 に相当します。

ご注意

日本テキサス・インスツルメンツ株式会社（以下TIJといいます）及びTexas Instruments Incorporated (TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます）は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合わせ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付けられた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されていません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスチック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されていません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 温・湿度環境

- 温度：0～40℃、相対湿度：40～85％で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光があたる状態で保管・輸送しないこと。
3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。
 4. 機械的衝撃
 - 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。
 5. 熱衝撃
 - はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）
 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上