// =-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-= // Thanks for using ZEROPLUS Logic Analyzer // Version:V3.14.11 // =-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-= // File name: Packet_source.txt //File size:105 KB -------------------------------------------------------------------------------------------------------------------------------- // File created on: 2024/03/01 // Sampling mode:Double // Internal sample rate = 25000000 Hz // Memory depth:4096KB // Trigger Properties: Trigger position = 50% // Trigger Voltages: Port A = 1.50V Port B = 1.50V // Trigger Pass Counter1 // Trigger Page1 // Data Length:167.77216ms // Total Length:167.77216ms -------------------------------------------------------------- // Channel name: A0 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7 C0 C1 C2 C3 C4 C5 C6 C7 D0 D1 D2 D3 D4 D5 D6 D7 // Signal Filter: X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X //Sieve out the display of the data. ------------------------------------------------------------------------------------------------ Data are shown as hexadecimal values. Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 1 Bus1(I2C) -1.24us Start A0 Write A-ACK 00 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 2 Bus1(I2C) 111.76us Start A1 Read A-ACK 00 D-ACK 08 D-ACK 00 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 3 Bus1(I2C) 281.24us Start A0 Write A-ACK 03 D-ACK FC D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 4 Bus1(I2C) 393us Start A1 Read A-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 5 Bus1(I2C) 549.24us Start A0 Write A-ACK 08 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 6 Bus1(I2C) 662.2us Start A1 Read A-ACK 01 D-ACK 00 D-ACK E0 D-ACK AC D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 7 Bus1(I2C) 823.4us Start A0 Write A-ACK 08 D-ACK 08 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 8 Bus1(I2C) 936.4us Start A1 Read A-ACK 80 D-ACK 05 D-ACK 00 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 9 Bus1(I2C) 1.09384ms Start A0 Write A-ACK 08 D-ACK 0C D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 10 Bus1(I2C) 1.2064ms Start A1 Read A-ACK C0 D-ACK 1D D-ACK 00 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 11 Bus1(I2C) 1.37136ms Start A0 Write A-ACK 08 D-ACK 10 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 12 Bus1(I2C) 1.48392ms Start A1 Read A-ACK DA D-ACK C7 D-ACK B8 D-ACK 44 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 13 Bus1(I2C) 1.64136ms Start A0 Write A-ACK 0D D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 14 Bus1(I2C) 1.76684ms Start A1 Read A-ACK 08 D-ACK 1D D-ACK 02 D-ACK 00 D-ACK 0D D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 80 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 79 D-ACK 2B D-ACK 04 D-ACK 20 D-ACK 05 D-ACK B1 D-ACK 9D D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 00 D-ACK 11 D-ACK 09 D-ACK F8 D-ACK 78 D-ACK 20 D-ACK 2F D-ACK 81 D-ACK AD D-ACK 06 D-ACK 34 D-ACK 02 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 00 D-ACK C0 D-ACK 1D D-ACK 04 D-ACK 20 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 00 D-ACK 00 D-ACK EB D-ACK CD D-ACK 96 D-ACK 52 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 15 Bus1(I2C) 4.05052ms Start A0 Write A-ACK 0D D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 16 Bus1(I2C) 4.16228ms Start A1 Read A-ACK 70 D-ACK B5 D-ACK 50 D-ACK 4C D-ACK 50 D-ACK 4B D-ACK 00 D-ACK 20 D-ACK D9 D-ACK 79 D-ACK 0D D-ACK 25 D-ACK 8A D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 06 D-ACK D2 D-ACK 0F D-ACK 45 D-ACK 43 D-ACK 62 D-ACK 55 D-ACK 00 D-ACK 2A D-ACK 06 D-ACK D0 D-ACK CA D-ACK 06 D-ACK 49 D-ACK 06 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D2 D-ACK 0E D-ACK 89 D-ACK 0F D-ACK 49 D-ACK 01 D-ACK 0A D-ACK 43 D-ACK DA D-ACK 71 D-ACK 40 D-ACK 1C D-ACK 00 D-ACK 06 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 0E D-ACK EC D-ACK D0 D-ACK 48 D-ACK 48 D-ACK 46 D-ACK 49 D-ACK C1 D-ACK 61 D-ACK 48 D-ACK 49 D-ACK 47 D-ACK 48 D-ACK 88 D-ACK 61 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 49 D-ACK 48 D-ACK 47 D-ACK 49 D-ACK 41 D-ACK 63 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 17 Bus1(I2C) 6.48296ms Start A0 Write A-ACK 0E D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 18 Bus1(I2C) 6.59472ms Start A1 Read A-ACK 49 D-ACK 49 D-ACK 48 D-ACK 4A D-ACK 4A D-ACK 61 D-ACK 49 D-ACK 4A D-ACK CA D-ACK 61 D-ACK 49 D-ACK 49 D-ACK 81 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 62 D-ACK 4A D-ACK 49 D-ACK 48 D-ACK 48 D-ACK 48 D-ACK 62 D-ACK 4A D-ACK 4A D-ACK 49 D-ACK 48 D-ACK D0 D-ACK 63 D-ACK 41 D-ACK 4A D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 49 D-ACK 48 D-ACK C0 D-ACK 3A D-ACK 50 D-ACK 63 D-ACK 4A D-ACK 4A D-ACK 48 D-ACK 48 D-ACK D0 D-ACK 67 D-ACK 49 D-ACK 48 D-ACK 90 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 67 D-ACK 4A D-ACK 4A D-ACK 49 D-ACK 48 D-ACK 90 D-ACK 63 D-ACK 4B D-ACK 48 D-ACK 49 D-ACK 4A D-ACK 02 D-ACK 63 D-ACK 0B D-ACK 46 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 4A D-ACK 4A D-ACK C0 D-ACK 3B D-ACK DA D-ACK 62 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 19 Bus1(I2C) 8.9166ms Start A0 Write A-ACK 0E D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 Bus1(I2C) 9.0292ms Start A1 Read A-ACK 39 D-ACK 4B D-ACK 49 D-ACK 4A D-ACK 80 D-ACK 33 D-ACK 1A D-ACK 63 D-ACK 03 D-ACK 46 D-ACK 48 D-ACK 4A D-ACK C0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 3B D-ACK 1A D-ACK 62 D-ACK 47 D-ACK 4A D-ACK 82 D-ACK 62 D-ACK 47 D-ACK 4A D-ACK FF D-ACK 3B D-ACK 8A D-ACK 62 D-ACK 81 D-ACK 3B D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 46 D-ACK 4A D-ACK 1A D-ACK 60 D-ACK C4 D-ACK 1F D-ACK 46 D-ACK 4A D-ACK F9 D-ACK 3C D-ACK 62 D-ACK 63 D-ACK 02 D-ACK 46 D-ACK 40 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 32 D-ACK 44 D-ACK 4C D-ACK 94 D-ACK 61 D-ACK 44 D-ACK 4C D-ACK C4 D-ACK 63 D-ACK DD D-ACK 1F D-ACK 44 D-ACK 4C D-ACK F9 D-ACK 3D D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description EC D-ACK 63 D-ACK 43 D-ACK 4C D-ACK 84 D-ACK 61 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 21 Bus1(I2C) 11.35564ms Start A0 Write A-ACK 0E D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 22 Bus1(I2C) 11.48152ms Start A1 Read A-ACK 43 D-ACK 48 D-ACK 25 D-ACK 4C D-ACK 40 D-ACK 34 D-ACK 60 D-ACK 60 D-ACK 14 D-ACK 46 D-ACK 42 D-ACK 48 D-ACK 80 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 34 D-ACK 60 D-ACK 63 D-ACK 21 D-ACK 4C D-ACK 41 D-ACK 48 D-ACK 40 D-ACK 3C D-ACK 60 D-ACK 60 D-ACK 40 D-ACK 48 D-ACK D8 D-ACK 61 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 2B D-ACK 4B D-ACK 40 D-ACK 48 D-ACK 58 D-ACK 62 D-ACK 40 D-ACK 48 D-ACK 08 D-ACK 61 D-ACK 41 D-ACK 4B D-ACK 3F D-ACK 48 D-ACK 58 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 60 D-ACK 28 D-ACK 46 D-ACK 40 D-ACK 4B D-ACK 40 D-ACK 38 D-ACK 03 D-ACK 60 D-ACK 3F D-ACK 4B D-ACK 40 D-ACK 3C D-ACK A3 D-ACK 62 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 3F D-ACK 4B D-ACK C3 D-ACK 61 D-ACK 40 D-ACK 4B D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 23 Bus1(I2C) 13.80884ms Start A0 Write A-ACK 0E D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 24 Bus1(I2C) 13.92264ms Start A1 Read A-ACK 3E D-ACK 48 D-ACK 98 D-ACK 60 D-ACK 3F D-ACK 48 D-ACK 08 D-ACK 62 D-ACK 3F D-ACK 48 D-ACK 13 D-ACK 49 D-ACK 50 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 61 D-ACK 3F D-ACK 48 D-ACK C0 D-ACK 31 D-ACK 48 D-ACK 62 D-ACK 1D D-ACK 49 D-ACK 3E D-ACK 48 D-ACK 88 D-ACK 60 D-ACK 34 D-ACK 49 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 3D D-ACK 48 D-ACK 80 D-ACK 39 D-ACK 48 D-ACK 60 D-ACK 3D D-ACK 48 D-ACK 80 D-ACK 78 D-ACK 00 D-ACK 28 D-ACK 09 D-ACK D0 D-ACK 3C D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 48 D-ACK C1 D-ACK 68 D-ACK 00 D-ACK 29 D-ACK 02 D-ACK D0 D-ACK 80 D-ACK 68 D-ACK 01 D-ACK F0 D-ACK C0 D-ACK FB D-ACK 39 D-ACK 49 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 07 D-ACK 20 D-ACK 08 D-ACK 70 D-ACK 01 D-ACK F0 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 25 Bus1(I2C) 16.24952ms Start A0 Write A-ACK 0F D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 26 Bus1(I2C) 16.36208ms Start A1 Read A-ACK C1 D-ACK FB D-ACK 70 D-ACK BD D-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 90 D-ACK 1D D-ACK 04 D-ACK 20 D-ACK 15 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 31 D-ACK 04 D-ACK 20 D-ACK F8 D-ACK 05 D-ACK 04 D-ACK 20 D-ACK 7D D-ACK 31 D-ACK 04 D-ACK 20 D-ACK 78 D-ACK 09 D-ACK 04 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D3 D-ACK 39 D-ACK 04 D-ACK 20 D-ACK B8 D-ACK 0C D-ACK 04 D-ACK 20 D-ACK 39 D-ACK 31 D-ACK 04 D-ACK 20 D-ACK 38 D-ACK 08 D-ACK 04 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 D-ACK 51 D-ACK 31 D-ACK 04 D-ACK 20 D-ACK FD D-ACK 39 D-ACK 04 D-ACK 20 D-ACK 53 D-ACK 2F D-ACK 04 D-ACK 20 D-ACK F8 D-ACK 11 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 04 D-ACK 20 D-ACK DD D-ACK 2F D-ACK 04 D-ACK 20 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 27 Bus1(I2C) 18.66528ms Start A0 Write A-ACK 0F D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 28 Bus1(I2C) 18.77788ms Start A1 Read A-ACK F8 D-ACK 04 D-ACK 04 D-ACK 20 D-ACK 21 D-ACK 36 D-ACK 04 D-ACK 20 D-ACK C5 D-ACK 31 D-ACK 04 D-ACK 20 D-ACK A8 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 00 D-ACK 04 D-ACK 20 D-ACK D3 D-ACK 34 D-ACK 04 D-ACK 20 D-ACK FB D-ACK 31 D-ACK 04 D-ACK 20 D-ACK F8 D-ACK 0A D-ACK 04 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK E9 D-ACK 3C D-ACK 04 D-ACK 20 D-ACK B8 D-ACK 0F D-ACK 04 D-ACK 20 D-ACK 83 D-ACK 32 D-ACK 04 D-ACK 20 D-ACK C7 D-ACK 33 D-ACK 04 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 D-ACK 3D D-ACK 3C D-ACK 04 D-ACK 20 D-ACK 17 D-ACK 3D D-ACK 04 D-ACK 20 D-ACK 9D D-ACK 2D D-ACK 04 D-ACK 20 D-ACK 71 D-ACK 3B D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 04 D-ACK 20 D-ACK 7F D-ACK 3C D-ACK 04 D-ACK 20 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 29 Bus1(I2C) 21.11472ms Start A0 Write A-ACK 0F D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 30 Bus1(I2C) 21.22732ms Start A1 Read A-ACK 79 D-ACK 3D D-ACK 04 D-ACK 20 D-ACK 4F D-ACK 3E D-ACK 04 D-ACK 20 D-ACK D5 D-ACK 37 D-ACK 04 D-ACK 20 D-ACK E3 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 42 D-ACK 04 D-ACK 20 D-ACK EF D-ACK 33 D-ACK 04 D-ACK 20 D-ACK B1 D-ACK 43 D-ACK 04 D-ACK 20 D-ACK 31 D-ACK 34 D-ACK 04 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D3 D-ACK 3B D-ACK 04 D-ACK 20 D-ACK 8D D-ACK 34 D-ACK 04 D-ACK 20 D-ACK 51 D-ACK 2F D-ACK 04 D-ACK 20 D-ACK 2F D-ACK 35 D-ACK 04 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 D-ACK C8 D-ACK 03 D-ACK 04 D-ACK 20 D-ACK E3 D-ACK 36 D-ACK 04 D-ACK 20 D-ACK 57 D-ACK 35 D-ACK 04 D-ACK 20 D-ACK 5F D-ACK 36 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 04 D-ACK 20 D-ACK 2D D-ACK 3C D-ACK 04 D-ACK 20 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 31 Bus1(I2C) 23.5484ms Start A0 Write A-ACK 0F D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 32 Bus1(I2C) 23.66056ms Start A1 Read A-ACK F8 D-ACK 0D D-ACK 04 D-ACK 20 D-ACK 85 D-ACK 2F D-ACK 04 D-ACK 20 D-ACK 23 D-ACK 43 D-ACK 04 D-ACK 20 D-ACK 5D D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 33 D-ACK 04 D-ACK 20 D-ACK A9 D-ACK 33 D-ACK 04 D-ACK 20 D-ACK AB D-ACK 35 D-ACK 04 D-ACK 20 D-ACK 44 D-ACK 2A D-ACK 04 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 1C D-ACK 2B D-ACK 04 D-ACK 20 D-ACK 60 D-ACK 2A D-ACK 04 D-ACK 20 D-ACK 70 D-ACK B5 D-ACK 04 D-ACK 46 D-ACK 0D D-ACK 46 D-ACK C5 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 D-ACK C0 D-ACK 00 D-ACK 85 D-ACK 49 D-ACK 60 D-ACK 43 D-ACK 42 D-ACK 18 D-ACK 09 D-ACK 20 D-ACK 80 D-ACK 01 D-ACK 10 D-ACK 18 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 00 D-ACK 7F D-ACK 01 D-ACK 28 D-ACK 10 D-ACK D0 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 33 Bus1(I2C) 25.987ms Start A0 Write A-ACK 10 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 34 Bus1(I2C) 26.11244ms Start A1 Read A-ACK 13 D-ACK 20 D-ACK 40 D-ACK 01 D-ACK 10 D-ACK 18 D-ACK C0 D-ACK 7D D-ACK 01 D-ACK 28 D-ACK 0A D-ACK D0 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 2D D-ACK 23 D-ACK 46 D-ACK 02 D-ACK D0 D-ACK 01 D-ACK 22 D-ACK 11 D-ACK 46 D-ACK 01 D-ACK E0 D-ACK 01 D-ACK 22 D-ACK 00 D-ACK 21 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 8E D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 37 D-ACK FB D-ACK 29 D-ACK 46 D-ACK 20 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 39 D-ACK FB D-ACK 70 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK BD D-ACK FF D-ACK B5 D-ACK 07 D-ACK 46 D-ACK 85 D-ACK B0 D-ACK 00 D-ACK 20 D-ACK 01 D-ACK 90 D-ACK 01 D-ACK 20 D-ACK C0 D-ACK 1B D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description C0 D-ACK B2 D-ACK 00 D-ACK 90 D-ACK 00 D-ACK 2A D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 35 Bus1(I2C) 28.43808ms Start A0 Write A-ACK 10 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 36 Bus1(I2C) 28.5544ms Start A1 Read A-ACK 0B D-ACK D0 D-ACK 00 D-ACK 23 D-ACK 1A D-ACK 46 D-ACK 01 D-ACK 21 D-ACK 60 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 21 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK FB D-ACK 4A D-ACK 21 D-ACK 38 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 29 D-ACK FB D-ACK 09 D-ACK B0 D-ACK F0 D-ACK BD D-ACK 00 D-ACK 23 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 1A D-ACK 46 D-ACK 19 D-ACK 46 D-ACK 60 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 15 D-ACK FB D-ACK C5 D-ACK 20 D-ACK C0 D-ACK 00 D-ACK 66 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 49 D-ACK 78 D-ACK 43 D-ACK 45 D-ACK 18 D-ACK 2F D-ACK 20 D-ACK 40 D-ACK 01 D-ACK 2C D-ACK 18 D-ACK 66 D-ACK 7D D-ACK 08 D-ACK 98 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 00 D-ACK 78 D-ACK 60 D-ACK 75 D-ACK 60 D-ACK 7D D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 37 Bus1(I2C) 30.88128ms Start A0 Write A-ACK 10 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 38 Bus1(I2C) 30.99384ms Start A1 Read A-ACK B0 D-ACK 42 D-ACK 3D D-ACK D0 D-ACK 70 D-ACK 07 D-ACK 62 D-ACK 7D D-ACK 40 D-ACK 0F D-ACK 52 D-ACK 07 D-ACK 52 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 0F D-ACK 90 D-ACK 42 D-ACK 2E D-ACK D0 D-ACK 60 D-ACK 7D D-ACK 40 D-ACK 07 D-ACK 40 D-ACK 0F D-ACK 03 D-ACK 28 D-ACK 60 D-ACK 7E D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 18 D-ACK D0 D-ACK F7 D-ACK 21 D-ACK 08 D-ACK 40 D-ACK 60 D-ACK 76 D-ACK 01 D-ACK 22 D-ACK 3B D-ACK 46 D-ACK 11 D-ACK 46 D-ACK 23 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 20 D-ACK 01 D-ACK F0 D-ACK F0 D-ACK FA D-ACK 21 D-ACK 22 D-ACK 52 D-ACK 01 D-ACK 00 D-ACK 20 D-ACK A9 D-ACK 18 D-ACK C8 D-ACK 72 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description C5 D-ACK 21 D-ACK 00 D-ACK 98 D-ACK C9 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 39 Bus1(I2C) 33.297ms Start A0 Write A-ACK 10 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 40 Bus1(I2C) 33.40956ms Start A1 Read A-ACK 48 D-ACK 43 D-ACK 50 D-ACK 49 D-ACK 40 D-ACK 18 D-ACK 80 D-ACK 18 D-ACK C0 D-ACK 7A D-ACK 00 D-ACK 28 D-ACK 08 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D0 D-ACK 0D D-ACK E0 D-ACK 08 D-ACK 21 D-ACK 08 D-ACK 43 D-ACK 60 D-ACK 76 D-ACK 09 D-ACK 21 D-ACK 38 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK E5 D-ACK FA D-ACK 05 D-ACK E0 D-ACK 3B D-ACK 46 D-ACK 00 D-ACK 22 D-ACK 01 D-ACK 21 D-ACK 43 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK D2 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK FA D-ACK 01 D-ACK 20 D-ACK 01 D-ACK 90 D-ACK 04 D-ACK 20 D-ACK 61 D-ACK 7D D-ACK 06 D-ACK 40 D-ACK 01 D-ACK 40 D-ACK 8E D-ACK 42 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 01 D-ACK D0 D-ACK 01 D-ACK 20 D-ACK 01 D-ACK 90 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 41 Bus1(I2C) 35.7464ms Start A0 Write A-ACK 11 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 42 Bus1(I2C) 35.85896ms Start A1 Read A-ACK 9C D-ACK 20 D-ACK 40 D-ACK 5B D-ACK 40 D-ACK 05 D-ACK 1E D-ACK D5 D-ACK 3F D-ACK 48 D-ACK C0 D-ACK 5D D-ACK C9 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 28 D-ACK 1A D-ACK D1 D-ACK 38 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK CF D-ACK FA D-ACK 06 D-ACK 46 D-ACK 03 D-ACK A8 D-ACK 00 D-ACK 90 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 02 D-ACK AB D-ACK 00 D-ACK 22 D-ACK 01 D-ACK 21 D-ACK 38 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK CC D-ACK FA D-ACK A0 D-ACK 35 D-ACK 69 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 8A D-ACK 81 D-ACK 42 D-ACK 01 D-ACK D8 D-ACK E6 D-ACK 82 D-ACK 02 D-ACK E0 D-ACK 00 D-ACK 20 D-ACK C0 D-ACK 43 D-ACK E0 D-ACK 82 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 60 D-ACK 7E D-ACK F9 D-ACK 21 D-ACK 08 D-ACK 40 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 43 Bus1(I2C) 38.17916ms Start A0 Write A-ACK 11 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 44 Bus1(I2C) 38.29176ms Start A1 Read A-ACK 60 D-ACK 76 D-ACK FF D-ACK 20 D-ACK 20 D-ACK 76 D-ACK 38 D-ACK 46 D-ACK 01 D-ACK 99 D-ACK 01 D-ACK F0 D-ACK BF D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK FA D-ACK 82 D-ACK E7 D-ACK 30 D-ACK B5 D-ACK 87 D-ACK B0 D-ACK 05 D-ACK 46 D-ACK 0B D-ACK 21 D-ACK 01 D-ACK F0 D-ACK BE D-ACK FA D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 80 D-ACK 21 D-ACK 08 D-ACK 43 D-ACK 69 D-ACK 46 D-ACK C8 D-ACK 70 D-ACK 88 D-ACK 78 D-ACK E7 D-ACK 21 D-ACK 08 D-ACK 40 D-ACK 69 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 46 D-ACK 88 D-ACK 70 D-ACK 21 D-ACK 20 D-ACK 48 D-ACK 71 D-ACK 01 D-ACK 24 D-ACK 8C D-ACK 71 D-ACK 0D D-ACK 70 D-ACK 24 D-ACK 48 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 05 D-ACK 90 D-ACK 68 D-ACK 46 D-ACK 01 D-ACK F0 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 45 Bus1(I2C) 40.6186ms Start A0 Write A-ACK 11 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 46 Bus1(I2C) 40.74448ms Start A1 Read A-ACK B1 D-ACK FA D-ACK 00 D-ACK 28 D-ACK 06 D-ACK D0 D-ACK 22 D-ACK 48 D-ACK 01 D-ACK 78 D-ACK 00 D-ACK 29 D-ACK 02 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D1 D-ACK 04 D-ACK 70 D-ACK 01 D-ACK F0 D-ACK AE D-ACK FA D-ACK 07 D-ACK B0 D-ACK 30 D-ACK BD D-ACK DA D-ACK E7 D-ACK C5 D-ACK 22 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D2 D-ACK 00 D-ACK 19 D-ACK 4B D-ACK 42 D-ACK 43 D-ACK D2 D-ACK 18 D-ACK 2F D-ACK 23 D-ACK 10 D-ACK B5 D-ACK 5B D-ACK 01 D-ACK D2 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 18 D-ACK 12 D-ACK 7C D-ACK 00 D-ACK 2A D-ACK 09 D-ACK D1 D-ACK 0D D-ACK 22 D-ACK 17 D-ACK 4B D-ACK 42 D-ACK 43 D-ACK D2 D-ACK 18 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 92 D-ACK 79 D-ACK 16 D-ACK 4B D-ACK 92 D-ACK 07 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 47 Bus1(I2C) 43.0722ms Start A0 Write A-ACK 11 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 48 Bus1(I2C) 43.1864ms Start A1 Read A-ACK 52 D-ACK 0F D-ACK 9A D-ACK 5A D-ACK 51 D-ACK 18 D-ACK 01 D-ACK F0 D-ACK 99 D-ACK FA D-ACK 10 D-ACK BD D-ACK 70 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK B5 D-ACK 05 D-ACK 46 D-ACK 0C D-ACK 46 D-ACK C5 D-ACK 20 D-ACK C0 D-ACK 00 D-ACK 0B D-ACK 49 D-ACK 68 D-ACK 43 D-ACK 40 D-ACK 18 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 0F D-ACK 49 D-ACK 40 D-ACK 18 D-ACK 01 D-ACK F0 D-ACK 92 D-ACK FA D-ACK 7D D-ACK 21 D-ACK C9 D-ACK 00 D-ACK 61 D-ACK 43 D-ACK 40 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 18 D-ACK 0C D-ACK 49 D-ACK 88 D-ACK 42 D-ACK 02 D-ACK D1 D-ACK 21 D-ACK 46 D-ACK 14 D-ACK 31 D-ACK 00 D-ACK E0 D-ACK 21 D-ACK 46 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 28 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 8A D-ACK FA D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 49 Bus1(I2C) 45.51288ms Start A0 Write A-ACK 12 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 50 Bus1(I2C) 45.62544ms Start A1 Read A-ACK 70 D-ACK BD D-ACK 00 D-ACK 00 D-ACK 90 D-ACK 12 D-ACK 04 D-ACK 20 D-ACK 7D D-ACK 21 D-ACK 04 D-ACK 20 D-ACK E5 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 2D D-ACK 04 D-ACK 20 D-ACK 51 D-ACK 24 D-ACK 04 D-ACK 20 D-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 5C D-ACK 48 D-ACK 04 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 11 D-ACK 06 D-ACK 00 D-ACK 00 D-ACK 00 D-ACK 24 D-ACK F4 D-ACK 00 D-ACK F0 D-ACK B5 D-ACK 85 D-ACK B0 D-ACK 02 D-ACK 20 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK F0 D-ACK 79 D-ACK FA D-ACK 02 D-ACK 28 D-ACK 08 D-ACK D0 D-ACK 03 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 74 D-ACK FA D-ACK 02 D-ACK 28 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 03 D-ACK D0 D-ACK 01 D-ACK F0 D-ACK 76 D-ACK FA D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 51 Bus1(I2C) 47.92864ms Start A0 Write A-ACK 12 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 52 Bus1(I2C) 48.04164ms Start A1 Read A-ACK 05 D-ACK B0 D-ACK F0 D-ACK BD D-ACK 00 D-ACK 24 D-ACK 0D D-ACK 20 D-ACK 21 D-ACK 46 D-ACK 41 D-ACK 43 D-ACK 38 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 48 D-ACK 0D D-ACK 18 D-ACK 69 D-ACK 79 D-ACK 08 D-ACK 07 D-ACK 67 D-ACK D5 D-ACK E8 D-ACK 78 D-ACK 0A D-ACK 23 D-ACK C2 D-ACK 08 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 5A D-ACK 43 D-ACK 0A D-ACK 32 D-ACK 40 D-ACK 07 D-ACK 40 D-ACK 0F D-ACK 03 D-ACK 92 D-ACK 82 D-ACK 00 D-ACK 80 D-ACK 18 D-ACK 64 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 30 D-ACK 02 D-ACK 90 D-ACK 68 D-ACK 79 D-ACK 2A D-ACK 79 D-ACK 00 D-ACK 02 D-ACK 10 D-ACK 43 D-ACK 86 D-ACK 05 D-ACK A8 D-ACK 78 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 64 D-ACK 22 D-ACK C0 D-ACK 08 D-ACK 50 D-ACK 43 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 53 Bus1(I2C) 50.37848ms Start A0 Write A-ACK 12 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 54 Bus1(I2C) 50.49108ms Start A1 Read A-ACK 2C D-ACK 4A D-ACK B6 D-ACK 0D D-ACK 80 D-ACK 18 D-ACK 01 D-ACK 90 D-ACK C5 D-ACK 20 D-ACK C0 D-ACK 00 D-ACK 22 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 46 D-ACK 42 D-ACK 43 D-ACK 29 D-ACK 48 D-ACK 76 D-ACK 1C D-ACK 10 D-ACK 18 D-ACK 0F D-ACK 22 D-ACK 92 D-ACK 01 D-ACK 82 D-ACK 18 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 12 D-ACK 79 D-ACK 60 D-ACK 2A D-ACK 41 D-ACK D1 D-ACK 80 D-ACK 30 D-ACK C0 D-ACK 69 D-ACK C0 D-ACK 02 D-ACK 3D D-ACK D5 D-ACK 48 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 07 D-ACK 01 D-ACK D4 D-ACK 07 D-ACK 20 D-ACK 00 D-ACK E0 D-ACK 08 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 40 D-ACK FA D-ACK A9 D-ACK 78 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description C2 D-ACK 01 D-ACK 1F D-ACK 4F D-ACK 4B D-ACK 07 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 55 Bus1(I2C) 52.81132ms Start A0 Write A-ACK 12 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 56 Bus1(I2C) 52.92344ms Start A1 Read A-ACK A5 D-ACK 00 D-ACK 00 D-ACK 92 D-ACK 79 D-ACK 59 D-ACK 5B D-ACK 0F D-ACK 8A D-ACK 1A D-ACK 1A D-ACK 41 D-ACK 89 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 1A D-ACK 79 D-ACK 51 D-ACK 1B D-ACK 49 D-ACK 6A D-ACK 18 D-ACK 69 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 35 D-ACK FA D-ACK 78 D-ACK 5B D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 19 D-ACK 49 D-ACK 40 D-ACK 04 D-ACK 00 D-ACK 0E D-ACK 08 D-ACK 55 D-ACK 16 D-ACK 49 D-ACK 18 D-ACK 4A D-ACK 49 D-ACK 5B D-ACK 18 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 4B D-ACK 49 D-ACK 04 D-ACK 09 D-ACK 0E D-ACK 11 D-ACK 55 D-ACK 01 D-ACK 9A D-ACK 59 D-ACK 43 D-ACK 72 D-ACK 43 D-ACK 91 D-ACK 42 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 09 D-ACK D8 D-ACK 14 D-ACK 4A D-ACK 61 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 57 Bus1(I2C) 55.25036ms Start A0 Write A-ACK 13 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 58 Bus1(I2C) 55.3758ms Start A1 Read A-ACK 51 D-ACK 5A D-ACK 02 D-ACK 9A D-ACK 72 D-ACK 43 D-ACK 51 D-ACK 43 D-ACK 12 D-ACK 4A D-ACK 50 D-ACK 43 D-ACK 88 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 42 D-ACK 04 D-ACK D9 D-ACK 2A D-ACK 21 D-ACK 20 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 1C D-ACK FA D-ACK 92 D-ACK E7 D-ACK 03 D-ACK 98 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 0E D-ACK 4A D-ACK 81 D-ACK 00 D-ACK 09 D-ACK 20 D-ACK 01 D-ACK F0 D-ACK 1B D-ACK FA D-ACK 64 D-ACK 1C D-ACK 24 D-ACK 06 D-ACK 24 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 0E D-ACK 8B D-ACK D0 D-ACK 87 D-ACK E7 D-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 88 D-ACK 13 D-ACK 00 D-ACK 00 D-ACK 90 D-ACK 12 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 04 D-ACK 20 D-ACK 88 D-ACK 21 D-ACK 04 D-ACK 20 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 59 Bus1(I2C) 57.701ms Start A0 Write A-ACK 13 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 60 Bus1(I2C) 57.81732ms Start A1 Read A-ACK 84 D-ACK 21 D-ACK 04 D-ACK 20 D-ACK 80 D-ACK 21 D-ACK 04 D-ACK 20 D-ACK 7F D-ACK 21 D-ACK 04 D-ACK 20 D-ACK B0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 36 D-ACK 00 D-ACK 00 D-ACK 80 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK C0 D-ACK 5C D-ACK 15 D-ACK 00 D-ACK 73 D-ACK 24 D-ACK 02 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 10 D-ACK B5 D-ACK 01 D-ACK F0 D-ACK 03 D-ACK FA D-ACK 05 D-ACK 48 D-ACK 01 D-ACK 68 D-ACK C0 D-ACK 22 D-ACK 91 D-ACK 43 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 60 D-ACK 03 D-ACK 48 D-ACK 41 D-ACK 6A D-ACK 40 D-ACK 22 D-ACK 91 D-ACK 43 D-ACK 41 D-ACK 62 D-ACK 10 D-ACK BD D-ACK 00 D-ACK 05 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 06 D-ACK 40 D-ACK 00 D-ACK 41 D-ACK 09 D-ACK 40 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 61 Bus1(I2C) 60.14336ms Start A0 Write A-ACK 13 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 62 Bus1(I2C) 60.25596ms Start A1 Read A-ACK 70 D-ACK B5 D-ACK 0D D-ACK 22 D-ACK 0E D-ACK 4B D-ACK 42 D-ACK 43 D-ACK 01 D-ACK 25 D-ACK D4 D-ACK 18 D-ACK 65 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 70 D-ACK 01 D-ACK F0 D-ACK F1 D-ACK F9 D-ACK 00 D-ACK 20 D-ACK 60 D-ACK 70 D-ACK 70 D-ACK BD D-ACK 70 D-ACK B5 D-ACK 0D D-ACK 24 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 08 D-ACK 4D D-ACK 5C D-ACK 43 D-ACK 66 D-ACK 19 D-ACK 76 D-ACK 78 D-ACK 01 D-ACK 2E D-ACK 07 D-ACK D1 D-ACK 2C D-ACK 5D D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 2C D-ACK 04 D-ACK D0 D-ACK 32 D-ACK 28 D-ACK 02 D-ACK D1 D-ACK 00 D-ACK 29 D-ACK 00 D-ACK D1 D-ACK 01 D-ACK 21 D-ACK 01 D-ACK F0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description E2 D-ACK F9 D-ACK 70 D-ACK BD D-ACK 00 D-ACK 00 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 63 Bus1(I2C) 62.56ms Start A0 Write A-ACK 13 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 64 Bus1(I2C) 62.67256ms Start A1 Read A-ACK 84 D-ACK 48 D-ACK 04 D-ACK 20 D-ACK 10 D-ACK B5 D-ACK FC D-ACK 4A D-ACK FF D-ACK 24 D-ACK 11 D-ACK 5C D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 29 D-ACK 1A D-ACK D1 D-ACK C5 D-ACK 21 D-ACK C9 D-ACK 00 D-ACK F9 D-ACK 4B D-ACK 41 D-ACK 43 D-ACK C9 D-ACK 18 D-ACK CB D-ACK 7E D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 5B D-ACK 06 D-ACK 12 D-ACK D5 D-ACK 9C D-ACK 23 D-ACK 5B D-ACK 58 D-ACK DB D-ACK 03 D-ACK 05 D-ACK D4 D-ACK 07 D-ACK 23 D-ACK DB D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 01 D-ACK C9 D-ACK 18 D-ACK 49 D-ACK 7D D-ACK 16 D-ACK 29 D-ACK 06 D-ACK D1 D-ACK 02 D-ACK 21 D-ACK 11 D-ACK 54 D-ACK F1 D-ACK 49 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 0A D-ACK 5C D-ACK F1 D-ACK 49 D-ACK 01 D-ACK F0 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 65 Bus1(I2C) 65.00944ms Start A0 Write A-ACK 14 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 66 Bus1(I2C) 65.12244ms Start A1 Read A-ACK C5 D-ACK F9 D-ACK 20 D-ACK 46 D-ACK 10 D-ACK BD D-ACK 01 D-ACK F0 D-ACK C7 D-ACK F9 D-ACK 10 D-ACK BD D-ACK F8 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK B5 D-ACK 05 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK C8 D-ACK F9 D-ACK 06 D-ACK 46 D-ACK 28 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK CA D-ACK F9 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK EA D-ACK 4F D-ACK 6C D-ACK 00 D-ACK 39 D-ACK 5B D-ACK 88 D-ACK 42 D-ACK 0B D-ACK D0 D-ACK 28 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK C2 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK F9 D-ACK 38 D-ACK 53 D-ACK E7 D-ACK 49 D-ACK A8 D-ACK 00 D-ACK 42 D-ACK 18 D-ACK 00 D-ACK 21 D-ACK 11 D-ACK 60 D-ACK E5 D-ACK 4A D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 80 D-ACK 18 D-ACK 01 D-ACK 60 D-ACK 30 D-ACK 46 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 67 Bus1(I2C) 67.44308ms Start A0 Write A-ACK 14 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 68 Bus1(I2C) 67.55608ms Start A1 Read A-ACK F8 D-ACK BD D-ACK F1 D-ACK B5 D-ACK 82 D-ACK B0 D-ACK C5 D-ACK 21 D-ACK 02 D-ACK 98 D-ACK C9 D-ACK 00 D-ACK 48 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 43 D-ACK DB D-ACK 49 D-ACK 40 D-ACK 18 D-ACK 05 D-ACK 21 D-ACK 09 D-ACK 02 D-ACK 41 D-ACK 18 D-ACK 4E D-ACK 69 D-ACK 29 D-ACK 21 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 49 D-ACK 01 D-ACK 45 D-ACK 18 D-ACK 09 D-ACK 21 D-ACK 89 D-ACK 01 D-ACK 40 D-ACK 18 D-ACK 00 D-ACK 90 D-ACK 00 D-ACK 69 D-ACK 40 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 00 D-ACK 44 D-ACK 0F D-ACK 02 D-ACK 98 D-ACK 01 D-ACK F0 D-ACK A4 D-ACK F9 D-ACK 07 D-ACK 46 D-ACK B0 D-ACK 00 D-ACK 40 D-ACK 0F D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 40 D-ACK 1E D-ACK 02 D-ACK 28 D-ACK 06 D-ACK D3 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 69 Bus1(I2C) 69.88252ms Start A0 Write A-ACK 14 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 70 Bus1(I2C) 70.00796ms Start A1 Read A-ACK 02 D-ACK 2C D-ACK 1E D-ACK D1 D-ACK B0 D-ACK 01 D-ACK 40 D-ACK 0F D-ACK 40 D-ACK 1E D-ACK 02 D-ACK 28 D-ACK 19 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D2 D-ACK 02 D-ACK 98 D-ACK 01 D-ACK F0 D-ACK 9A D-ACK F9 D-ACK 00 D-ACK 28 D-ACK 14 D-ACK D1 D-ACK 02 D-ACK 2C D-ACK 09 D-ACK D1 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 00 D-ACK 98 D-ACK 00 D-ACK 69 D-ACK 00 D-ACK 02 D-ACK 40 D-ACK 0F D-ACK 04 D-ACK D0 D-ACK 28 D-ACK 68 D-ACK 00 D-ACK 01 D-ACK 0C D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D4 D-ACK 78 D-ACK 01 D-ACK 0A D-ACK D4 D-ACK 28 D-ACK 68 D-ACK 41 D-ACK 01 D-ACK 01 D-ACK D5 D-ACK 01 D-ACK 2C D-ACK 05 D-ACK D0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description C0 D-ACK 01 D-ACK 01 D-ACK D5 D-ACK 00 D-ACK 2C D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 71 Bus1(I2C) 72.3348ms Start A0 Write A-ACK 14 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 72 Bus1(I2C) 72.44988ms Start A1 Read A-ACK 01 D-ACK D0 D-ACK 00 D-ACK 20 D-ACK FE D-ACK BD D-ACK 01 D-ACK 20 D-ACK FE D-ACK BD D-ACK F8 D-ACK B5 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 24 D-ACK 14 D-ACK 70 D-ACK 8A D-ACK 88 D-ACK C5 D-ACK 26 D-ACK D3 D-ACK 06 D-ACK 51 D-ACK 04 D-ACK B8 D-ACK 4F D-ACK F6 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 46 D-ACK 43 D-ACK DB D-ACK 0E D-ACK 49 D-ACK 0F D-ACK D2 D-ACK 0B D-ACK BB D-ACK 4D D-ACK F6 D-ACK 19 D-ACK 00 D-ACK 29 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D0 D-ACK 00 D-ACK 2A D-ACK 02 D-ACK D0 D-ACK 11 D-ACK 43 D-ACK 1B D-ACK D0 D-ACK 54 D-ACK E0 D-ACK 01 D-ACK 2B D-ACK 02 D-ACK D0 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 09 D-ACK 2B D-ACK 50 D-ACK D1 D-ACK 05 D-ACK E0 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 73 Bus1(I2C) 74.77504ms Start A0 Write A-ACK 15 D-ACK 00 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 74 Bus1(I2C) 74.8876ms Start A1 Read A-ACK 80 D-ACK 36 D-ACK B0 D-ACK 7B D-ACK C7 D-ACK 21 D-ACK 08 D-ACK 40 D-ACK B0 D-ACK 73 D-ACK 49 D-ACK E0 D-ACK 09 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 21 D-ACK 89 D-ACK 01 D-ACK 71 D-ACK 18 D-ACK 09 D-ACK 7F D-ACK 01 D-ACK 29 D-ACK 04 D-ACK D1 D-ACK 29 D-ACK 5C D-ACK C5 D-ACK 29 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 40 D-ACK D0 D-ACK 17 D-ACK 29 D-ACK 3E D-ACK D0 D-ACK 16 D-ACK 21 D-ACK 01 D-ACK F0 D-ACK 56 D-ACK F9 D-ACK 00 D-ACK 24 D-ACK 39 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK E0 D-ACK C5 D-ACK 22 D-ACK D2 D-ACK 00 D-ACK A2 D-ACK 4F D-ACK 42 D-ACK 43 D-ACK 07 D-ACK 21 D-ACK D2 D-ACK 19 D-ACK C9 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 52 D-ACK 18 D-ACK 0D D-ACK 21 D-ACK A6 D-ACK 4F D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 75 Bus1(I2C) 77.1916ms Start A0 Write A-ACK 15 D-ACK 40 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 76 Bus1(I2C) 77.3042ms Start A1 Read A-ACK 41 D-ACK 43 D-ACK C9 D-ACK 19 D-ACK 04 D-ACK 2B D-ACK 04 D-ACK D0 D-ACK 0F D-ACK 2B D-ACK 21 D-ACK D0 D-ACK 10 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 2B D-ACK 27 D-ACK D1 D-ACK 0D D-ACK E0 D-ACK 28 D-ACK 5C D-ACK 0E D-ACK 28 D-ACK 23 D-ACK D1 D-ACK 10 D-ACK 7F D-ACK 02 D-ACK 22 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 08 D-ACK 28 D-ACK 02 D-ACK D0 D-ACK 07 D-ACK 28 D-ACK 02 D-ACK D0 D-ACK 1C D-ACK E0 D-ACK 4A D-ACK 72 D-ACK 1A D-ACK E0 D-ACK CA D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 72 D-ACK 18 D-ACK E0 D-ACK 28 D-ACK 5C D-ACK 0E D-ACK 28 D-ACK 15 D-ACK D1 D-ACK 10 D-ACK 7F D-ACK 00 D-ACK 23 D-ACK 04 D-ACK 22 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 08 D-ACK 28 D-ACK 02 D-ACK D0 D-ACK 07 D-ACK 28 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 77 Bus1(I2C) 79.6406ms Start A0 Write A-ACK 15 D-ACK 80 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 78 Bus1(I2C) 79.75236ms Start A1 Read A-ACK 03 D-ACK D0 D-ACK 0D D-ACK E0 D-ACK 4A D-ACK 72 D-ACK 8B D-ACK 72 D-ACK 0A D-ACK E0 D-ACK CA D-ACK 72 D-ACK 0B D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 73 D-ACK 07 D-ACK E0 D-ACK FF D-ACK 36 D-ACK A1 D-ACK 36 D-ACK B1 D-ACK 7D D-ACK 00 D-ACK 29 D-ACK 02 D-ACK D1 D-ACK 23 D-ACK 21 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 01 D-ACK F0 D-ACK 20 D-ACK F9 D-ACK 20 D-ACK 46 D-ACK F8 D-ACK BD D-ACK 10 D-ACK B5 D-ACK 04 D-ACK 46 D-ACK 01 D-ACK F0 D-ACK 20 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK F9 D-ACK C5 D-ACK 20 D-ACK C0 D-ACK 00 D-ACK 82 D-ACK 49 D-ACK 60 D-ACK 43 D-ACK 41 D-ACK 18 D-ACK 11 D-ACK 20 D-ACK 40 D-ACK 01 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-NACK Stop Description 09 D-ACK 18 D-ACK 0D D-ACK 20 D-ACK 44 D-ACK 43 D-NACK Stop Master NACK Packet # Name TimeStamp Start Address Write A-ACK Data D-ACK Data D-ACK Stop 79 Bus1(I2C) 82.07468ms Start A0 Write A-ACK 15 D-ACK C0 D-ACK Stop Packet # Name TimeStamp Start Address Read A-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 80 Bus1(I2C) 82.18768ms Start A1 Read A-ACK 85 D-ACK 48 D-ACK 4A D-ACK 7E D-ACK 00 D-ACK 23 D-ACK 20 D-ACK 18 D-ACK 01 D-ACK 2A D-ACK 06 D-ACK D1 D-ACK 42 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 7A D-ACK 00 D-ACK 2A D-ACK 02 D-ACK D1 D-ACK 82 D-ACK 7A D-ACK 00 D-ACK 2A D-ACK 00 D-ACK D1 D-ACK 4B D-ACK 76 D-ACK 8A D-ACK 7E D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK 01 D-ACK 2A D-ACK 06 D-ACK D1 D-ACK C2 D-ACK 7A D-ACK 00 D-ACK 2A D-ACK 02 D-ACK D1 D-ACK 00 D-ACK 7B D-ACK 00 D-ACK 28 D-ACK 00 D-ACK Data D-ACK Data D-ACK Data D-ACK Data D-ACK D1 D-ACK 8B D-ACK 76 D-ACK 10 D-ACK