#########################################################################################
# IN2L/IN2R to Stereo ADC to Audio Serial Interface #2
# AVDDx_18, HVDD_18, CPVDD_18 = 1.8V; IOVDDx_33, RECVDD_33 = 3.3V
# SVDD, MICBIAS_VDD (JP37 1-2 + JP44 2-3), SPK_V = 5V, DVdd_18 = 1.8V
# MCLK = 12.288, Fs = 48kHz
# PLL Disabled, DOSR = 128, PTM_P3/P4
# CM = 0.9
# Audio Serial Interface #2 signals routed to DIN2 (DIN), BCLK2 (BCLK), DOUT2 (DOUT),
# WCLK2 (WCLK) - Codec ASI#2 is Slave
# Refer to 8.5.txt for SRC Configuration for ASI #2
#########################################################################################

#########################################################################################
# Codec Software Reset
#########################################################################################
w 30 00 00 # Initialize to Page 0
w 30 7f 00 # Initialize to Book 0
w 30 01 01 # Initialize the device through software reset
d 1        # Delay 1 millisecond

#########################################################################################
# FIFO Configuration
#########################################################################################
w 30 00 00 # Select Page 0
w 30 7f 78 # Select Book 120
w 30 32 80 # Enable DAC FIFO
w 30 7f 64 # Select Book 100
w 30 32 80 # Enable ADC FIFO
w 30 7f 00 # Select Book 0

#########################################################################################
# Power and Analog Configuration
#########################################################################################
w 30 00 04 # Select Page 4
w 30 77 c0 # Disable miniDSP power-up sync with ASI
w 30 00 00 # Select Page 0
w 30 0d 00 80 # Program DOSR = 128
w 30 14 80 # Program AOSR = 128
w 30 00 01 # Select Page 1
w 30 01 00 # Disable weak AVDD to DVDD connection, make analog supplies available

#########################################################################################
# For BiQuad Configuration see Script '0.1.txt'
#########################################################################################

b "Device Initialized and in Standby"

#########################################################################################
# Clock configuration
# MCLK = 12.288 MHz, BCLK = 3.072 MHz, WCLK = 48 kHz (slave)
#########################################################################################
w 30 00 00 # Select Page 0
w 30 04 00 # Set ADC_CLKIN as MCLK -- default not mandatory to program
w 30 12 81 # Power Up NADC, NADC = 1
w 30 13 82 # Power Up MADC, MADC = 2
w 30 14 80 # Program the OSR of ADC to 128,
           # ADC_FS = ADC_MOD_CLK / AOSR = 6.144MHz / 128 = 48kHz
	   
#########################################################################################
# Audio Serial Interface Routing Configuration - Audio Serial Interface #1
# ASI #1 connected to BCLK2, WCLK2, DIN2, and DOUT2 pins
#########################################################################################
w 30 00 04 # Select Page 4
w 30 01 00 # Audio Serial Interface #1 is set to I2S mode, 16-bit
w 30 0a 00 # Route ASI#1 WCLK and BCLK to WCLK1 pin and BCLK1 pin

#########################################################################################
# Signal Processing Settings
#########################################################################################
w 30 00 00 # Select Page 0
w 30 3d 01 # Set the ADC PRB Mode to PRB_R1
w 30 00 00 # Select Page 0
w 30 3c 01 # Set the DAC Mode to PRB_P1

#########################################################################################
# Output Channel Configuration
#########################################################################################
w 30 00 00 # Select Page 0
w 30 3f c0 # Power up the Left and Right DAC Channels with route the Primary
           # ASI's left channel data to Left DAC and right channel to Right DAC
w 30 40 00 # Unmute the DAC digital volume control
w 30 00 01 # Select Page 1
w 30 09 00 # HP Sizing = 100%
w 30 1f 80 # Headphone in Ground-centered Mode, HPL Gain=0dB
w 30 20 80 # HPR To have same gain as HPL, set to 0dB
w 30 1b 33 # Enable DAC to HPL/R and power-up HPL/R
d 40       # Wait for reference to power up

#########################################################################################
# ADC Input Channel Configuration --- IN2L / IN2R
#########################################################################################
w 30 00 01 # Select Page 1
w 30 08 00 # Set the input common mode to 0.9V
w 30 34 20 # Route IN2L and CM1 to LEFT ADCPGA with 20K input impedance
w 30 36 80
w 30 37 20 # Route IN2R and CM1 to RIGHT ADCPGA with 20K input impedance
w 30 39 80
w 30 3b 0c # Left Channel Analog ADC PGA = 6 dB -> Overall Channel Gain of 0dB
w 30 3c 0c # Right Channel Analog ADC PGA = 6 dB -> Overall Channel Gain of 0dB
w 30 3d 00 # ADC Analog programmed for PTM_R4
w 30 00 00 # Select Page 0
w 30 51 c0 # Power-up ADC Channel
w 30 52 00 # Unmute ADC channel and Fine Gain = 0dB
d 42       # Wait for reference to power up and input coupling cap to charge

b "Device in Operational Mode"

#########################################################################################
# For Power Down Sequence see Script '0.2.txt'
#########################################################################################