------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  0(    Data) [0, 0] --[0 x 0 x  0] => [3 x 512 x  320] *** [0] ***[FRAME] ***[0, 0, 1, 0]**** [0], [1],[1] -[]---
  IN: DDR, DMA,  28544(165188),      0(     0),   24(   36),  79400( 496640),   0,   c74a7e ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),  28543(165187),    3(    3),  79400( 496640), 202,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),   24(   36),      0(      0),   0,        0 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  1(BatchNorm) [1, 1] --[3 x 512 x  320] => [3 x 512 x  320] *** [3] ***[ COL] ***[0, 0, 164159, 164160]**** [3], [1],[3] -[0 ]---
  IN: DDR, DMA,  28544(165188),  28543(165187),    3(    3),  79400( 496640), 202,   c74a7e ||||  L2, DMA,  285c0(165312),  285c0(165312),    2(    2),  50b80( 330624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  285c0(165312),  28543(165187),    3(    3),  79200( 496128), 202,    5a4fe 
  WT: DDR, DMA,      0(     0),      0(     0),   24(   36),      0(      0),   0,        0 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  2(    Conv) [2, 2] --[3 x 512 x  320] => [3 x 512 x  320] *** [1] ***[ROW_L] ***[0, 0, 65472, 164160]**** [3], [1],[3] -[1 ]---
  IN:MSMC, DMA,  285c0(165312),  28543(165187),    3(    3),  79200( 496128), 202,    5a4fe ||||  L2, DMA,  1ffc0(131008),  1ffc0(131008),    1(    1),  2ff80( 196480),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  285c0(165312),  28543(165187),    3(    3),  79200( 496128), 202,    5a4fe 
  WT: DDR, DMA,      1(     1),      1(     1),    3(    3),     80(    128),   0,        0 ||||  L2, DMA,      1(     1),      1(     1),    1(    1),     80(    128),   0,    2ff80 
 STG:MSMC, DMA_ONCE,      1(     1),      1(     1),    3(    3),     80(    128),   0,   7b9f80 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  3(    Conv) [3, 3] --[3 x 512 x  320] => [3 x 256 x  160] *** [1] ***[ COL] ***[0, 0, 165187, 164674]**** [3], [1],[3] -[2 ]---
  IN:MSMC, DMA,  285c0(165312),  28543(165187),    3(    3),  79200( 496128),   0,    5a4fe ||||  L2, DMA,  28542(165186),  28542(165186),    2(    2),  50b00( 330496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a040( 41024),   a000( 40960),    3(    3),  1e180( 123264),   0,        0 
  WT: DDR, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,       80 ||||  L2, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,    50b00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(    Conv) [4, 4] --[3 x 512 x  320] => [3 x 256 x  160] *** [1] ***[ COL] ***[0, 0, 165187, 164674]**** [3], [1],[3] -[2 ]---
  IN:MSMC, DMA,  285c0(165312),  28543(165187),    3(    3),  79200( 496128),   0,    5a4fe ||||  L2, DMA,  28542(165186),  28542(165186),    2(    2),  50b00( 330496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a040( 41024),   a000( 40960),    3(    3),  1e180( 123264),   0,    1e180 
  WT: DDR, DMA_ONCE,      9(     9),      9(     9),   24(   36),    180(    384),   0,      200 ||||  L2, DMA_ONCE,      9(     9),      9(     9),   24(   36),    180(    384),   0,    6fa80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[3 x 512 x  320] => [3 x 256 x  160] *** [1] ***[ COL] ***[0, 0, 165187, 164674]**** [3], [1],[3] -[2 ]---
  IN:MSMC, DMA,  285c0(165312),  28543(165187),    3(    3),  79200( 496128),   0,    5a4fe ||||  L2, DMA,  28542(165186),  28542(165186),    2(    2),  50b00( 330496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a040( 41024),   a000( 40960),    3(    3),  1e180( 123264),   0,    3c300 
  WT: DDR, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,      380 ||||  L2, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,    50b00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[3 x 512 x  320] => [3 x 256 x  160] *** [1] ***[ COL] ***[0, 0, 165187, 164674]**** [3], [1],[3] -[2 ]---
  IN:MSMC, DMA,  285c0(165312),  28543(165187),    3(    3),  79200( 496128),   0,    5a4fe ||||  L2, DMA,  28542(165186),  28542(165186),    2(    2),  50b00( 330496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a040( 41024),   a000( 40960),    3(    3),  1e180( 123264),   0,    5a480 
  WT: DDR, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,      500 ||||  L2, DMA,      9(     9),      9(     9),   24(   36),    180(    384),   0,    50b00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  7(  Concat) [7, 7] --[12 x 256 x  160] => [12 x 256 x  160] *** [12] ***[ COL] ***[0, 0, 40960, 40960]**** [4], [1],[4] -[3 4 5 6 ]---
  IN:MSMC, DMA,   a040( 41024),   a000( 40960),    3(    3),  1e180( 123264),   0,        0 ||||  L2, DMA,   a040( 41024),   a040( 41024),    6(    6),  3c180( 246144),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a2c0( 41664),   a2a3( 41635),    c(   12),  7a180( 500096), 102,    7a17e 
  WT: DDR, DMA,      0(     0),      0(     0),   90(  144),      0(      0),   0,      680 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  8(    Conv) [8, 8] --[12 x 256 x  160] => [32 x 256 x  160] *** [12] ***[ROW_L] ***[516, 576, 17728, 41635]**** [3], [1],[3] -[7 ]---
  IN:MSMC, DMA,   a2c0( 41664),   a2a3( 41635),    c(   12),  7a180( 500096),   0,    7a17e ||||  L2, DMA,   8cc0( 36032),   8cc0( 36032),    c(   12),  6de80( 450176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   a2c0( 41664),   a2a3( 41635),   20(   32), 145880(1333376), 102,       7e 
  WT: DDR, DMA,     6d(   109),     6d(   109),   20(   32),    e00(   3584),   0,      680 ||||  L2, DMA,     c0(   192),     6d(   109),   20(   32),   1800(   6144),   0,    6de80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  9(    Conv) [9, 9] --[32 x 256 x  160] => [64 x 128 x  80] *** [32] ***[ROW_L] ***[258, 258, 6168, 41378]**** [7], [1],[7] -[8 ]---
  IN:MSMC, DMA,   a2c0( 41664),   a2a3( 41635),   20(   32), 145880(1333376),   0,       7e ||||  L2, DMA,   3140( 12608),   3140( 12608),   20(   32),  6a080( 434304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,   1458fe 
  WT: DDR, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,     1480 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,    6a080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(    Conv) [10, 10] --[64 x 128 x  80] => [32 x 128 x  80] *** [64] ***[ROW_L] ***[0, 0, 3456, 10320]**** [3], [1],[3] -[9 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,   1458fe ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,       7e 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     5d00 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6dd80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  12(    Conv) [11, 12] --[32 x 128 x  80] => [32 x 128 x  80] *** [32] ***[ROW_L] ***[0, 0, 7040, 10320]**** [2], [1],[2] -[10 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,       7e ||||  L2, DMA,   3740( 14144),   3740( 14144),   20(   32),  6e800( 452608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,    538fe 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     6580 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    6e800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   7b9b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  13(    Conv) [12, 13] --[32 x 128 x  80] => [32 x 128 x  80] *** [32] ***[ROW_L] ***[260, 320, 6784, 10579]**** [2], [1],[2] -[12 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),   0,    538fe ||||  L2, DMA,   3640( 13888),   3640( 13888),   20(   32),  6c800( 444416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,    538fe 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     6a00 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,    6c800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  14( EltWise) [13, 14] --[64 x 128 x  80] => [32 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 10319, 10320]**** [4], [1],[4] -[13 10 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,    538fe ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   10(   16),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,     8e80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [14, 11] --[64 x 128 x  80] => [32 x 128 x  80] *** [64] ***[ROW_L] ***[0, 0, 3456, 10320]**** [3], [1],[3] -[9 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,   1458fe ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,    538fe 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     8e80 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6dd80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  15(  Concat) [15, 15] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 10319, 10320]**** [4], [1],[4] -[14 11 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   20(   32),  53880( 342144),  82,       7e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,     9700 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  16(    Conv) [16, 16] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ROW_L] ***[0, 0, 3392, 10320]**** [4], [1],[4] -[15 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6ca80( 445056),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,     9700 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6ca80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  17(    Conv) [17, 17] --[64 x 128 x  80] => [128 x 64 x  40] *** [64] ***[ROW_L] ***[130, 130, 2580, 10450]**** [4], [1],[4] -[16 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),   0,       7e ||||  L2, DMA,   14c0(  5312),   14c0(  5312),   40(   64),  54480( 345216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,     a780 ||||  L2, DMA,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    54480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  19(    Conv) [18, 19] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1664, 2600]**** [2], [1],[2] -[17 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    1c800 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [19, 21] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[19 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    1e880 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    29000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  23(    Conv) [20, 23] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[21 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    1f900 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  24( EltWise) [21, 24] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[23 19 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    28980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [22, 25] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[24 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    28980 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    29000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   7b5b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  26(    Conv) [23, 26] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    29a00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  27( EltWise) [24, 27] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[26 24 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    32a80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [25, 28] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[27 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    32a80 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    29000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  29(    Conv) [26, 29] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    33b00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  30( EltWise) [27, 30] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[29 27 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    3cb80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  20(    Conv) [28, 20] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1664, 2600]**** [2], [1],[2] -[17 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1281be 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    3cb80 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  31(  Concat) [29, 31] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[30 20 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    fd13e ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   80(  128),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    3ec00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [30, 32] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1600, 2600]**** [2], [1],[2] -[31 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    fd13e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    3ec00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  33(BatchNorm) [31, 33] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[32 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    fd13e ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   80(  128),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    42c80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  36(    Conv) [32, 36] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1600, 2600]**** [2], [1],[2] -[33 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   1531be 
  WT: DDR, DMA,     80(   128),     80(   128),   80(  128),   4000(  16384),   0,    42c80 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  34(    Conv) [33, 34] --[128 x 64 x  40] => [256 x 32 x  20] *** [128] ***[ROW_L] ***[66, 66, 390, 2666]**** [7], [1],[7] -[32 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    fd13e ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e780( 124800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,    46c80 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,    1e780 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [34, 35] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    8ed80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  38(    Conv) [35, 38] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[35 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    96e00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  39(    Conv) [36, 39] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[38 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    9ae80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  40( EltWise) [37, 40] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[39 35 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    bef00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [38, 41] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    bef00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  42(    Conv) [39, 42] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    c2f80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  43( EltWise) [40, 43] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[42 40 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    e7000 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  44(    Conv) [41, 44] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[43 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    db15e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    e7000 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  45(    Conv) [42, 45] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[44 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    eb080 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  46( EltWise) [43, 46] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[45 43 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   10f100 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  37(    Conv) [44, 37] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1c32de 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   10f100 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  47(  Concat) [45, 47] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[46 37 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1a925e ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   117180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(    Conv) [46, 48] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[47 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   1dd2de 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   117180 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  49(    Conv) [47, 49] --[256 x 32 x  20] => [512 x 16 x  10] *** [256] ***[ROW_L] ***[34, 34, 264, 694]**** [3], [24],[24] -[48 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),   0,   1dd2de ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24100( 147712),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    a70ee 
  WT: DDR, DMA,    901(  2305),    901(  2305),  200(  512), 120200(1180160),   0,   127280 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24100 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  200(  512), 128000(1212416),   0,   4c6b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  51(    Conv) [48, 51] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[49 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    a70ee ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    a70ee 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   247480 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  53(    Pool) [49, 53] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    bb16e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  56(BatchNorm) [50, 56] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[53 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    bb16e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    bb16e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Pool) [51, 54] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  57(BatchNorm) [52, 57] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  59(    Pool) [53, 59] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[57 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    cf1ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  61(BatchNorm) [54, 61] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  55(    Pool) [55, 55] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(BatchNorm) [56, 58] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[55 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   1a926e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  60(    Pool) [57, 60] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[58 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,   1a926e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  62(BatchNorm) [58, 62] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  63(    Pool) [59, 63] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 205, 205]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    e326e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(BatchNorm) [60, 64] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[63 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    e326e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  65(  Concat) [61, 65] --[1024 x 16 x  10] => [1024 x 16 x  10] *** [1024] ***[ COL] ***[0, 0, 169, 170]**** [4], [1],[4] -[51 56 61 64 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28000( 163840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  400( 1024),  50080( 327808),  12,    a70ee 
  WT: DDR, DMA,      0(     0),      0(     0), 3000(12288),      0(      0),   0,   267580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  66(    Conv) [62, 66] --[1024 x 16 x  10] => [512 x 16 x  10] *** [1024] ***[ROW_L] ***[0, 0, 64, 170]**** [3], [24],[24] -[65 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  400( 1024),  50080( 327808),  12,    a70ee ||||  L2, DMA,     c0(   192),     c0(   192),  400( 1024),  30000( 196608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e 
  WT: DDR, DMA,    401(  1025),    401(  1025),  200(  512),  80200( 524800),   0,   267580 ||||  L2, DMA,    440(  1088),    401(  1025),   80(  128),  22000( 139264),   0,    30000 
 STG:MSMC, DMA,    440(  1088),    440(  1088),  200(  512),  88000( 557056),   0,   211300 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  67(    Conv) [63, 67] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    a70ee 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   2e7780 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [64, 69] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[67 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    a70ee ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    a70ee 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   307880 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  70(    Conv) [65, 70] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [4],[4] -[69 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    bb16e 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   317980 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    14000 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   5eeb00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [66, 68] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    cf1ee 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   3a7a80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  71(  Concat) [67, 71] --[512 x 16 x  10] => [512 x 16 x  10] *** [512] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[70 68 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,    bb16e ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28000( 163840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    a70ee 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   3c7b80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(    Conv) [68, 72] --[512 x 16 x  10] => [512 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 64, 170]**** [3], [1],[3] -[71 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    a70ee ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    cf16e 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   3c7b80 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  73(    Conv) [69, 73] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[36, 64, 64, 205]**** [3], [21],[21] -[72 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),   0,    cf16e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  17c80(  97408),  12,    a70ee 
  WT: DDR, DMA,   1201(  4609),   1201(  4609),  100(  256), 120100(1179904),   0,   407d80 ||||  L2, DMA,   1240(  4672),   1201(  4609),   4c(   76),  56b00( 355072),   0,    18080 
 STG:MSMC, DMA_ONCE,   15ac(  5548),   15ac(  5548),  100(  256), 15ac00(1420288),   0,   36bf00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  75(  Resize) [70, 75] --[256 x 16 x  10] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 205, 188]**** [1], [1],[1] -[73 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  17c80(  97408),   0,    a70ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   21135e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   527e80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  74(    Conv) [71, 74] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[72 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,    cf16e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   25146e 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   527e80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  76(  Resize) [72, 76] --[256 x 16 x  10] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 205, 188]**** [1], [1],[1] -[74 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,   25146e ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   1a925e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   547f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(  Concat) [73, 78] --[512 x 32 x  20] => [512 x 32 x  20] *** [512] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[76 48 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   1a925e ||||  L2, DMA,    340(   832),    340(   832),  200(  512),  68000( 425984),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  200(  512),  68080( 426112),  22,   2654de 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   547f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  80(    Conv) [74, 80] --[512 x 32 x  20] => [128 x 32 x  20] *** [512] ***[ROW_L] ***[0, 0, 320, 660]**** [3], [1],[3] -[78 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  200(  512),  68080( 426112),  22,   2654de ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58100( 360704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   547f80 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  83(    Conv) [75, 83] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[80 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   558000 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  85(    Conv) [76, 85] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    a70de ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   55c080 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  81(    Conv) [77, 81] --[512 x 32 x  20] => [128 x 32 x  20] *** [512] ***[ROW_L] ***[0, 0, 320, 660]**** [3], [1],[3] -[78 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  200(  512),  68080( 426112),  22,   2654de ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58100( 360704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    c115e 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   580100 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  88(  Concat) [78, 88] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[85 81 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   590180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [79, 90] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[88 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   590180 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  92(    Conv) [80, 92] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1bf2de 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   5a0280 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  95(  Resize) [81, 95] --[128 x 32 x  20] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 727, 694]**** [1], [1],[1] -[92 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1bf2de ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   5a8300 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  96(  Concat) [82, 96] --[256 x 64 x  40] => [256 x 64 x  40] *** [256] ***[ COL] ***[0, 0, 2599, 2600]**** [4], [1],[4] -[95 32 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   80(  128),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),  100(  256),  ac080( 704640),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   5a8300 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(    Conv) [83, 98] --[256 x 64 x  40] => [64 x 64 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 2600]**** [4], [1],[4] -[96 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),  100(  256),  ac080( 704640),  42,    a70be ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64600( 411136),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   2654be 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   5a8300 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64600 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  101(    Conv) [84, 101] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[98 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   2654be ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   2654be 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   5ac380 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    29000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  103(    Conv) [85, 103] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[101 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,   2654be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   2654be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   5ad400 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [86, 99] --[256 x 64 x  40] => [64 x 64 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 2600]**** [4], [1],[4] -[96 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),  100(  256),  ac080( 704640),  42,    a70be ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64600( 411136),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   29053e 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   5b6480 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64600 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  105(  Concat) [87, 105] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[103 99 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   2654be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   80(  128),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   5ba500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [88, 106] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1600, 2600]**** [2], [1],[2] -[105 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   5ba500 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  107(    Conv) [89, 107] --[128 x 64 x  40] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[66, 66, 1040, 2666]**** [3], [1],[3] -[106 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    281(   641),   80(  128),  16080(  90240),   0,   1a9200 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   5be580 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  114(  Concat) [90, 114] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 640, 640]**** [1], [1],[1] -[107 92 ]---
  IN:MSMC, DMA,    2c0(   704),    281(   641),   80(  128),  16080(  90240),   0,   1a9200 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   5e2600 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  116(    Conv) [91, 116] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[114 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1311de 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   5e2600 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  124(    Conv) [92, 124] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[116 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1311de ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1311de 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   5ea680 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  138(    Conv) [93, 138] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[124 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1311de ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   2654de 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   5ee700 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  122(    Conv) [94, 122] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[114 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   27f55e 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   612780 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  144(  Concat) [95, 144] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[138 122 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   2654de ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   61a800 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  147(    Conv) [96, 147] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[144 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   61a800 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  148(    Conv) [97, 148] --[256 x 32 x  20] => [256 x 16 x  10] *** [256] ***[ROW_L] ***[34, 34, 264, 694]**** [3], [12],[12] -[147 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),   0,    fd15e ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24100( 147712),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     a1(   161),  100(  256),   c080(  49280),   0,   245380 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   62a900 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24100 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   682b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  155(  Concat) [98, 155] --[512 x 16 x  10] => [512 x 16 x  10] *** [512] ***[ COL] ***[0, 0, 160, 160]**** [1], [1],[1] -[148 74 ]---
  IN:MSMC, DMA,     c0(   192),     a1(   161),  100(  256),   c080(  49280),   0,   245380 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   6baa00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  157(    Conv) [99, 157] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[155 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   1311ee 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   6baa00 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  165(    Conv) [100, 165] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[157 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   1311ee ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   1311ee 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   6dab00 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  179(    Conv) [101, 179] --[256 x 16 x  10] => [256 x 16 x  10] *** [256] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [4],[4] -[165 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   2d93ee 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   6eac00 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    14000 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   716b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  163(    Conv) [102, 163] --[512 x 16 x  10] => [256 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[155 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   2ed46e 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   77ad00 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  185(  Concat) [103, 185] --[512 x 16 x  10] => [512 x 16 x  10] *** [512] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[179 163 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  100(  256),  14080(  82048),  12,   2d93ee ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28000( 163840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   79ae00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  188(    Conv) [104, 188] --[512 x 16 x  10] => [512 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 64, 170]**** [3], [1],[3] -[185 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   1a926e ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   2453ee 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   79ae00 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  189(    Conv) [105, 189] --[512 x 16 x  10] => [128 x 16 x  10] *** [512] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[188 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),  200(  512),  28080( 163968),  12,   2453ee ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   7db000 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  194(    Conv) [106, 194] --[128 x 16 x  10] => [64 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13b26e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   7eb080 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  200(    Conv) [107, 200] --[64 x 16 x  10] => [64 x 16 x  10] *** [64] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[194 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   40(   64),   5080(  20608),   0,   13b26e ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13f36e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   7fd100 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     5000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  213(    Conv) [108, 213] --[64 x 16 x  10] => [20 x 16 x  10] *** [64] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[200 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13f36e ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   14(   20),   1980(   6528),  12,   13d8ee 
  WT: DDR, DMA,     41(    65),     41(    65),   14(   20),    580(   1408),   0,   806180 ||||  L2, DMA,     c0(   192),     41(    65),   14(   20),    f00(   3840),   0,     3000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  195(    Conv) [109, 195] --[128 x 16 x  10] => [64 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13f26e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   806700 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  201(    Conv) [110, 201] --[64 x 16 x  10] => [64 x 16 x  10] *** [64] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[195 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   40(   64),   5080(  20608),   0,   13f26e ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13f26e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   818780 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     5000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  214(    Conv) [111, 214] --[64 x 16 x  10] => [10 x 16 x  10] *** [64] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[201 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   40(   64),   5080(  20608),  12,   13f26e ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:MSMC,  NA,     aa(   170),      0(     0),    a(   10),    d80(   3456),   0,   13b200 |||| DDR, DMA,    180(   384),     cd(   205),    a(   10),   1300(   4864),  12,   c74a6e 
  WT: DDR, DMA,     41(    65),     41(    65),    a(   10),    300(    768),   0,   821800 ||||  L2, DMA,     c0(   192),     41(    65),    a(   10),    780(   1920),   0,     3000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  218(    Data) [112, 0] --[10 x 16 x  10] => [0 x 0 x  0] *** [10] ***[FRAME] ***[0, 0, 170, 170]**** [1], [1],[1] -[214 ]---
  IN: DDR, DMA,    180(   384),     cd(   205),    a(   10),   1300(   4864),  12,   c74a6e ||||  L2, DMA,      0(     0),     cd(   205),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   821b00 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  190(    Conv) [113, 190] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f26e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   821b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  196(    Conv) [114, 196] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[190 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   13f26e ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f26e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   845b80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  202(    Conv) [115, 202] --[128 x 16 x  10] => [19 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[196 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f26e ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   13(   19),   1880(   6272),  12,   13b46e 
  WT: DDR, DMA,     81(   129),     81(   129),   13(   19),    a00(   2560),   0,   869c00 ||||  L2, DMA,     c0(   192),     81(   129),   13(   19),    e80(   3712),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  215(  ArgMax) [116, 215] --[19 x 16 x  10] => [1 x 16 x  10] *** [19] ***[ COL] ***[0, 0, 169, 170]**** [1], [1],[1] -[202 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   13(   19),   1880(   6272),  12,   13b46e ||||  L2, DMA,    140(   320),    140(   320),   13(   19),   1800(   6144),   0,        0 
 OUT:MSMC,  NA,     a0(   160),      0(     0),    1(    1),     a0(    160),   0,   13b200 |||| DDR, DMA,     a0(   160),     a0(   160),    1(    1),    500(   1280),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   86a600 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  219(    Data) [117, 0] --[1 x 16 x  10] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 160, 160]**** [1], [1],[1] -[215 ]---
  IN: DDR, DMA,     a0(   160),     a0(   160),    1(    1),    500(   1280),   0,   c74a00 ||||  L2, DMA,      0(     0),     a0(   160),    1(    1),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   86a600 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  191(    Conv) [118, 191] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f7ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   86a600 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  197(    Conv) [119, 197] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[191 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   13f7ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f7ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   88e680 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  203(    Conv) [120, 203] --[128 x 16 x  10] => [4 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[197 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f7ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    4(    4),    580(   1408),  12,   13f26e 
  WT: DDR, DMA,     81(   129),     81(   129),    4(    4),    280(    640),   0,   8b2700 ||||  L2, DMA,     c0(   192),     81(   129),    4(    4),    300(    768),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  208(    Conv) [121, 208] --[128 x 16 x  10] => [1 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[197 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   13f7ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    1(    1),    200(    512),  12,   13b26e 
  WT: DDR, DMA,     81(   129),     81(   129),    1(    1),    100(    256),   0,   8b2980 ||||  L2, DMA,     c0(   192),     81(   129),    1(    1),    100(    256),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  192(    Conv) [122, 192] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   8b2a80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  198(    Conv) [123, 198] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[192 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1403ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   8d6b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  204(    Conv) [124, 204] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[198 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13f7ee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   8fab80 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  205(    Conv) [125, 205] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[198 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13faee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   8fad00 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  206(    Conv) [126, 206] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[198 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13fdee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   8fae80 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  207(    Conv) [127, 207] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[198 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1403ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   1400ee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   8fb000 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  216(  Concat) [128, 216] --[12 x 16 x  10] => [12 x 16 x  10] *** [12] ***[ COL] ***[0, 0, 169, 170]**** [6], [1],[6] -[203 204 205 206 207 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),    4(    4),    580(   1408),  12,   13f26e ||||  L2, DMA,    140(   320),    140(   320),    4(    4),    500(   1280),   0,        0 
 OUT:MSMC,  NA,     a0(   160),      0(     0),    c(   12),    280(    640),   0,   13cc80 |||| DDR, DMA,     a0(   160),     a0(   160),    c(   12),    b80(   2944),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),   90(  144),      0(      0),   0,   8fb180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  220(    Data) [129, 0] --[12 x 16 x  10] => [0 x 0 x  0] *** [12] ***[FRAME] ***[0, 0, 160, 160]**** [1], [1],[1] -[216 ]---
  IN: DDR, DMA,     a0(   160),     a0(   160),    c(   12),    b80(   2944),   0,   c74a00 ||||  L2, DMA,      0(     0),     a0(   160),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   8fb180 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  193(    Conv) [130, 193] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[189 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   8fb180 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  199(    Conv) [131, 199] --[128 x 16 x  10] => [128 x 16 x  10] *** [128] ***[ROW_L] ***[36, 64, 141, 205]**** [1], [1],[1] -[193 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),   0,   1311ee ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   91f200 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  209(    Conv) [132, 209] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[199 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13ccee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   943280 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  210(    Conv) [133, 210] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[199 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13cfee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   943400 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  211(    Conv) [134, 211] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[199 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13d2ee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   943580 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  212(    Conv) [135, 212] --[128 x 16 x  10] => [2 x 16 x  10] *** [128] ***[ROW_L] ***[0, 0, 170, 170]**** [1], [1],[1] -[199 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),   80(  128),   a080(  41088),  12,   1311ee ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     cd(   205),    2(    2),    300(    768),  12,   13d5ee 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   943700 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,     6000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  217(  Concat) [136, 217] --[48 x 16 x  10] => [48 x 16 x  10] *** [48] ***[ COL] ***[0, 0, 169, 170]**** [48], [1],[48] -[208 202 209 210 211 212 213 ]---
  IN:MSMC, DMA,    140(   320),     cd(   205),    1(    1),    200(    512),  12,   13b26e ||||  L2, DMA,    140(   320),    140(   320),    2(    2),    280(    640),   0,        0 
 OUT:MSMC,  NA,     a0(   160),      0(     0),   30(   48),    140(    320),   0,   131180 |||| DDR, DMA,     a0(   160),     a0(   160),   30(   48),   2200(   8704),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),  240(  576),      0(      0),   0,   943880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  221(    Data) [137, 0] --[48 x 16 x  10] => [0 x 0 x  0] *** [48] ***[FRAME] ***[0, 0, 160, 160]**** [1], [1],[1] -[217 ]---
  IN: DDR, DMA,     a0(   160),     a0(   160),   30(   48),   2200(   8704),   0,   c74a00 ||||  L2, DMA,      0(     0),     a0(   160),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   943880 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  149(    Conv) [138, 149] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[147 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    fd15e ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    fd15e 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   943880 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  150(    Conv) [139, 150] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   1171de 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   94b900 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  158(    Conv) [140, 158] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[150 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   1171de ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11b61e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   96f980 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  166(    Conv) [141, 166] --[128 x 32 x  20] => [19 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[158 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11b61e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   13(   19),   3e80(  16000),  22,   1175de 
  WT: DDR, DMA,     81(   129),     81(   129),   13(   19),    a00(   2560),   0,   993a00 ||||  L2, DMA,     c0(   192),     81(   129),   13(   19),    e80(   3712),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  180(  ArgMax) [142, 180] --[19 x 32 x  20] => [1 x 32 x  20] *** [19] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[166 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   13(   19),   3e80(  16000),  22,   1175de ||||  L2, DMA,    340(   832),    340(   832),   13(   19),   3e00(  15872),   0,        0 
 OUT:MSMC,  NA,    280(   640),      0(     0),    1(    1),    280(    640),   0,   117180 |||| DDR, DMA,    280(   640),    280(   640),    1(    1),    680(   1664),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   994400 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  184(    Data) [143, 0] --[1 x 32 x  20] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 640, 640]**** [1], [1],[1] -[180 ]---
  IN: DDR, DMA,    280(   640),    280(   640),    1(    1),    680(   1664),   0,   c74a00 ||||  L2, DMA,      0(     0),    280(   640),    1(    1),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   994400 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  151(    Conv) [144, 151] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   121f5e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   994400 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  159(    Conv) [145, 159] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[151 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   121f5e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   121f5e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   9b8480 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  167(    Conv) [146, 167] --[128 x 32 x  20] => [4 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[159 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   121f5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    4(    4),    d80(   3456),  22,   1211de 
  WT: DDR, DMA,     81(   129),     81(   129),    4(    4),    280(    640),   0,   9dc500 ||||  L2, DMA,     c0(   192),     81(   129),    4(    4),    300(    768),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  172(    Conv) [147, 172] --[128 x 32 x  20] => [1 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[159 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   121f5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    1(    1),    400(   1024),  22,   1171de 
  WT: DDR, DMA,     81(   129),     81(   129),    1(    1),    100(    256),   0,   9dc780 ||||  L2, DMA,     c0(   192),     81(   129),    1(    1),    100(    256),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  152(    Conv) [148, 152] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   9dc880 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  160(    Conv) [149, 160] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[152 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   123b5e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   a00900 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  168(    Conv) [150, 168] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[160 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   121f5e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a24980 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  169(    Conv) [151, 169] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[160 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   12265e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a24b00 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  170(    Conv) [152, 170] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[160 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   122d5e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a24c80 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  171(    Conv) [153, 171] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[160 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   123b5e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   12345e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a24e00 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  181(  Concat) [154, 181] --[12 x 32 x  20] => [12 x 32 x  20] *** [12] ***[ COL] ***[0, 0, 659, 660]**** [6], [1],[6] -[167 168 169 170 171 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),    4(    4),    d80(   3456),  22,   1211de ||||  L2, DMA,    340(   832),    340(   832),    4(    4),    d00(   3328),   0,        0 
 OUT:MSMC,  NA,    280(   640),      0(     0),    c(   12),    a00(   2560),   0,   11b400 |||| DDR, DMA,    280(   640),    280(   640),    c(   12),   2200(   8704),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),   90(  144),      0(      0),   0,   a24f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  186(    Data) [155, 0] --[12 x 32 x  20] => [0 x 0 x  0] *** [12] ***[FRAME] ***[0, 0, 640, 640]**** [1], [1],[1] -[181 ]---
  IN: DDR, DMA,    280(   640),    280(   640),    c(   12),   2200(   8704),   0,   c74a00 ||||  L2, DMA,      0(     0),    280(   640),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   a24f80 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  153(    Conv) [156, 153] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   a24f80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  161(    Conv) [157, 161] --[128 x 32 x  20] => [128 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[153 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,   11c95e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   a49000 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  173(    Conv) [158, 173] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[161 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   11b45e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a6d080 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  174(    Conv) [159, 174] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[161 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   11bb5e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a6d200 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  175(    Conv) [160, 175] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[161 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   11c25e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a6d380 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  176(    Conv) [161, 176] --[128 x 32 x  20] => [2 x 32 x  20] *** [128] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[161 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,   11c95e ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),    2(    2),    700(   1792),  22,   11c95e 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   a6d500 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  154(    Conv) [162, 154] --[128 x 32 x  20] => [64 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,   11d05e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   a6d680 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  162(    Conv) [163, 162] --[64 x 32 x  20] => [64 x 32 x  20] *** [64] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[154 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   40(   64),   d080(  53376),   0,   11d05e ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d000(  53248),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,   11d05e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   a7f700 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     d000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   7aab00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  177(    Conv) [164, 177] --[64 x 32 x  20] => [20 x 32 x  20] *** [64] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[162 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,   11d05e ||||  L2, DMA,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   14(   20),   4180(  16768),  22,   11d05e 
  WT: DDR, DMA,     41(    65),     41(    65),   14(   20),    580(   1408),   0,   a88780 ||||  L2, DMA,     c0(   192),     41(    65),   14(   20),    f00(   3840),   0,     b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  182(  Concat) [165, 182] --[48 x 32 x  20] => [48 x 32 x  20] *** [48] ***[ COL] ***[0, 0, 659, 660]**** [48], [1],[48] -[172 166 173 174 175 176 177 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),    1(    1),    400(   1024),  22,   1171de ||||  L2, DMA,    340(   832),    340(   832),    2(    2),    680(   1664),   0,        0 
 OUT:MSMC,  NA,    280(   640),      0(     0),   30(   48),    500(   1280),   0,   121180 |||| DDR, DMA,    280(   640),    280(   640),   30(   48),   7c00(  31744),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),  240(  576),      0(      0),   0,   a88d00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  187(    Data) [166, 0] --[48 x 32 x  20] => [0 x 0 x  0] *** [48] ***[FRAME] ***[0, 0, 640, 640]**** [1], [1],[1] -[182 ]---
  IN: DDR, DMA,    280(   640),    280(   640),   30(   48),   7c00(  31744),   0,   c74a00 ||||  L2, DMA,      0(     0),    280(   640),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   a88d00 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  156(    Conv) [167, 156] --[128 x 32 x  20] => [64 x 32 x  20] *** [128] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[149 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,    fd15e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   a88d00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,    1a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  164(    Conv) [168, 164] --[64 x 32 x  20] => [64 x 32 x  20] *** [64] ***[ROW_L] ***[68, 128, 599, 727]**** [1], [1],[1] -[156 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   40(   64),   d080(  53376),   0,    fd15e ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d000(  53248),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,    fd15e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   a9ad80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     d000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  178(    Conv) [169, 178] --[64 x 32 x  20] => [10 x 32 x  20] *** [64] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[164 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   40(   64),   d080(  53376),  22,    fd15e ||||  L2, DMA,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,        0 
 OUT:MSMC,  NA,    294(   660),      0(     0),    a(   10),   3400(  13312),   0,   10a180 |||| DDR, DMA,    580(  1408),    2d7(   727),    a(   10),   3b00(  15104),  22,   c74a5e 
  WT: DDR, DMA,     41(    65),     41(    65),    a(   10),    300(    768),   0,   aa3e00 ||||  L2, DMA,     c0(   192),     41(    65),    a(   10),    780(   1920),   0,     b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  183(    Data) [170, 0] --[10 x 32 x  20] => [0 x 0 x  0] *** [10] ***[FRAME] ***[0, 0, 660, 660]**** [1], [1],[1] -[178 ]---
  IN: DDR, DMA,    580(  1408),    2d7(   727),    a(   10),   3b00(  15104),  22,   c74a5e ||||  L2, DMA,      0(     0),    2d7(   727),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   aa4100 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [171, 108] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1600, 2600]**** [2], [1],[2] -[106 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   aa4100 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  109(    Conv) [172, 109] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    fd13e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   aa8180 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  117(    Conv) [173, 117] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[109 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    fd13e ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   acc200 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  125(    Conv) [174, 125] --[128 x 64 x  40] => [19 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[117 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   13(   19),   cd00(  52480),  42,    fdcbe 
  WT: DDR, DMA,     81(   129),     81(   129),   13(   19),    a00(   2560),   0,   af0280 ||||  L2, DMA,     c0(   192),     81(   129),   13(   19),    e80(   3712),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  139(  ArgMax) [175, 139] --[19 x 64 x  40] => [1 x 64 x  40] *** [19] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[125 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   13(   19),   cd00(  52480),  42,    fdcbe ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   13(   19),   cc80(  52352),   0,        0 
 OUT:MSMC,  NA,    a00(  2560),      0(     0),    1(    1),    a00(   2560),   0,    fd100 |||| DDR, DMA,    a00(  2560),    a00(  2560),    1(    1),    e00(   3584),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   af0c80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  143(    Data) [176, 0] --[1 x 64 x  40] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 2560, 2560]**** [1], [1],[1] -[139 ]---
  IN: DDR, DMA,    a00(  2560),    a00(  2560),    1(    1),    e00(   3584),   0,   c74a00 ||||  L2, DMA,      0(     0),    a00(  2560),    1(    1),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   af0c80 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  110(    Conv) [177, 110] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   af0c80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  118(    Conv) [178, 118] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[110 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,   2453be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   b14d00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  126(    Conv) [179, 126] --[128 x 64 x  40] => [4 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[118 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    4(    4),   2b80(  11136),  42,   11d93e 
  WT: DDR, DMA,     81(   129),     81(   129),    4(    4),    280(    640),   0,   b38d80 ||||  L2, DMA,     c0(   192),     81(   129),    4(    4),    300(    768),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  131(    Conv) [180, 131] --[128 x 64 x  40] => [1 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[118 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    1(    1),    b80(   2944),  42,    fd13e 
  WT: DDR, DMA,     81(   129),     81(   129),    1(    1),    100(    256),   0,   b39000 ||||  L2, DMA,     c0(   192),     81(   129),    1(    1),    100(    256),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [181, 111] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   b39100 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  119(    Conv) [182, 119] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[111 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,   2453be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   b5d180 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  127(    Conv) [183, 127] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[119 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   1204be 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   b81200 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  128(    Conv) [184, 128] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[119 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   121abe 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   b81380 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  129(    Conv) [185, 129] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[119 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   1230be 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   b81500 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  130(    Conv) [186, 130] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[119 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   1246be 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   b81680 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  140(  Concat) [187, 140] --[12 x 64 x  40] => [12 x 64 x  40] *** [12] ***[ COL] ***[0, 0, 2599, 2600]**** [6], [1],[6] -[126 127 128 129 130 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),    4(    4),   2b80(  11136),  42,   11d93e ||||  L2, DMA,    ac0(  2752),    ac0(  2752),    4(    4),   2b00(  11008),   0,        0 
 OUT:MSMC,  NA,    a00(  2560),      0(     0),    c(   12),   2800(  10240),   0,   10a980 |||| DDR, DMA,    a00(  2560),    a00(  2560),    c(   12),   7c00(  31744),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),   90(  144),      0(      0),   0,   b81800 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  145(    Data) [188, 0] --[12 x 64 x  40] => [0 x 0 x  0] *** [12] ***[FRAME] ***[0, 0, 2560, 2560]**** [1], [1],[1] -[140 ]---
  IN: DDR, DMA,    a00(  2560),    a00(  2560),    c(   12),   7c00(  31744),   0,   c74a00 ||||  L2, DMA,      0(     0),    a00(  2560),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   b81800 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [189, 112] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   b81800 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  120(    Conv) [190, 120] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1024, 2731]**** [3], [1],[3] -[112 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,   2453be ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46400( 287744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   ba5880 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  132(    Conv) [191, 132] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[120 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   10a9be 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   bc9900 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  133(    Conv) [192, 133] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[120 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   10bfbe 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   bc9a80 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  134(    Conv) [193, 134] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[120 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   10d5be 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   bc9c00 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  135(    Conv) [194, 135] --[128 x 64 x  40] => [2 x 64 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 2600]**** [2], [1],[2] -[120 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,   2453be ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),    2(    2),   1600(   5632),  42,   10ebbe 
  WT: DDR, DMA,     81(   129),     81(   129),    2(    2),    180(    384),   0,   bc9d80 ||||  L2, DMA,     c0(   192),     81(   129),    2(    2),    180(    384),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [195, 113] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1344, 2731]**** [2], [1],[2] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    b40(  2880),    b40(  2880),   80(  128),  5a000( 368640),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1101be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   bc9f00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,    5a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  121(    Conv) [196, 121] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[113 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,   1101be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1101be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   bdbf80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  136(    Conv) [197, 136] --[64 x 64 x  40] => [20 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[121 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,   1101be ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   14(   20),   d780(  55168),  42,   1101be 
  WT: DDR, DMA,     41(    65),     41(    65),   14(   20),    580(   1408),   0,   be5000 ||||  L2, DMA,     c0(   192),     41(    65),   14(   20),    f00(   3840),   0,    29000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  141(  Concat) [198, 141] --[48 x 64 x  40] => [48 x 64 x  40] *** [48] ***[ COL] ***[0, 0, 2599, 2600]**** [48], [1],[48] -[131 125 132 133 134 135 136 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),    1(    1),    b80(   2944),  42,    fd13e ||||  L2, DMA,    ac0(  2752),    ac0(  2752),    2(    2),   1580(   5504),   0,        0 
 OUT:MSMC,  NA,    a00(  2560),      0(     0),   30(   48),   1400(   5120),   0,   11d900 |||| DDR, DMA,    a00(  2560),    a00(  2560),   30(   48),  1e400( 123904),   0,   c74a00 
  WT: DDR, DMA,      0(     0),      0(     0),  240(  576),      0(      0),   0,   be5580 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  146(    Data) [199, 0] --[48 x 64 x  40] => [0 x 0 x  0] *** [48] ***[FRAME] ***[0, 0, 2560, 2560]**** [1], [1],[1] -[141 ]---
  IN: DDR, DMA,    a00(  2560),    a00(  2560),   30(   48),  1e400( 123904),   0,   c74a00 ||||  L2, DMA,      0(     0),    a00(  2560),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   be5580 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(    Conv) [200, 115] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1344, 2731]**** [2], [1],[2] -[108 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    b40(  2880),    b40(  2880),   80(  128),  5a000( 368640),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    a70be 
  WT: DDR, DMA,    481(  1153),    481(  1153),   40(   64),  12080(  73856),   0,   be5580 ||||  L2, DMA,    4c0(  1216),    481(  1153),   40(   64),  13000(  77824),   0,    5a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  123(    Conv) [201, 123] --[64 x 64 x  40] => [64 x 64 x  40] *** [64] ***[ROW_L] ***[132, 192, 2539, 2731]**** [1], [1],[1] -[115 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,    a70be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    a70be 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   bf7600 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    2b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  137(    Conv) [202, 137] --[64 x 64 x  40] => [10 x 64 x  40] *** [64] ***[ROW_L] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[123 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    a70be ||||  L2, DMA,    a40(  2624),    a40(  2624),   40(   64),  29000( 167936),   0,        0 
 OUT:MSMC,  NA,    a28(  2600),      0(     0),    a(   10),   cb80(  52096),   0,    d2100 |||| DDR, DMA,   1480(  5248),    aab(  2731),    a(   10),   d100(  53504),  42,   c74a3e 
  WT: DDR, DMA,     41(    65),     41(    65),    a(   10),    300(    768),   0,   c00680 ||||  L2, DMA,     c0(   192),     41(    65),    a(   10),    780(   1920),   0,    29000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  142(    Data) [203, 0] --[10 x 64 x  40] => [0 x 0 x  0] *** [10] ***[FRAME] ***[0, 0, 2600, 2600]**** [1], [1],[1] -[137 ]---
  IN: DDR, DMA,   1480(  5248),    aab(  2731),    a(   10),   d100(  53504),  42,   c74a3e ||||  L2, DMA,      0(     0),    aab(  2731),    2(    2),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   c00980 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  50(BatchNorm) [204, 50] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   1dd2de ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   c00980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  52(    Conv) [205, 52] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ROW_L] ***[0, 0, 660, 660]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    a70de 
  WT: DDR, DMA,    100(   256),    100(   256),  100(  256),  10000(  65536),   0,   c00980 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  77( EltWise) [206, 77] --[512 x 32 x  20] => [256 x 32 x  20] *** [512] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[75 52 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,   21135e ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  68000( 425984),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    db15e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   c10980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  79(BatchNorm) [207, 79] --[256 x 32 x  20] => [256 x 32 x  20] *** [256] ***[ COL] ***[0, 0, 659, 660]**** [1], [1],[1] -[77 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    db15e ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),  100(  256),  34080( 213120),  22,    c115e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   c10980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  82(    Conv) [208, 82] --[256 x 32 x  20] => [128 x 32 x  20] *** [256] ***[ROW_L] ***[68, 128, 192, 727]**** [4], [1],[4] -[79 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),  100(  256),  34080( 213120),   0,    c115e ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24180( 147840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),  22,    a70de 
  WT: DDR, DMA,    900(  2304),    900(  2304),   80(  128),  48000( 294912),   0,   c10980 ||||  L2, DMA,    940(  2368),    900(  2304),   80(  128),  4a000( 303104),   0,    24180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  84(  Resize) [209, 84] --[128 x 32 x  20] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 727, 694]**** [1], [1],[1] -[82 ]---
  IN:MSMC, DMA,    340(   832),    2d7(   727),   80(  128),  1a080( 106624),   0,    a70de ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    c113e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   c58980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  86( EltWise) [210, 86] --[256 x 64 x  40] => [128 x 64 x  40] *** [256] ***[ COL] ***[0, 0, 2599, 2600]**** [4], [1],[4] -[84 36 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    c113e ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   c58980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  87(BatchNorm) [211, 87] --[128 x 64 x  40] => [128 x 64 x  40] *** [128] ***[ COL] ***[0, 0, 2599, 2600]**** [1], [1],[1] -[86 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   80(  128),  56000( 352256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),  42,    a70be 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   c58980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  1]
------  89(    Conv) [212, 89] --[128 x 64 x  40] => [64 x 64 x  40] *** [128] ***[ROW_L] ***[132, 192, 1344, 2731]**** [2], [1],[2] -[87 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   80(  128),  56080( 352384),   0,    a70be ||||  L2, DMA,    b40(  2880),    b40(  2880),   80(  128),  5a000( 368640),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),  42,    a70be 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12000(  73728),   0,   c58980 ||||  L2, DMA,    4c0(  1216),    480(  1152),   40(   64),  13000(  77824),   0,    5a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  91(  Resize) [213, 91] --[64 x 64 x  40] => [64 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 2731, 2666]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    ac0(  2752),    aab(  2731),   40(   64),  2b080( 176256),   0,    a70be ||||  L2, DMA,    ac0(  2752),    ac0(  2752),   40(   64),  2b000( 176128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,    d217e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   c6a980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  18(BatchNorm) [214, 18] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 10319, 10320]**** [4], [1],[4] -[16 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   c6a980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  22(    Conv) [215, 22] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ROW_L] ***[0, 0, 3456, 10320]**** [3], [1],[3] -[18 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,     40(    64),     40(    64),   40(   64),   1000(   4096),   0,   c6a980 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1000(   4096),   0,    6dd80 
 STG:MSMC, DMA_ONCE,     40(    64),     40(    64),   40(   64),   1000(   4096),   0,   7b8b00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  93( EltWise) [216, 93] --[128 x 128 x  80] => [64 x 128 x  80] *** [128] ***[ COL] ***[0, 0, 10319, 10320]**** [8], [1],[8] -[91 22 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,    d217e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   10(   16),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   c6b980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  94(BatchNorm) [217, 94] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 10319, 10320]**** [4], [1],[4] -[93 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   c6b980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  97(    Conv) [218, 97] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ROW_L] ***[260, 320, 3072, 10579]**** [4], [1],[4] -[94 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),   0,       7e ||||  L2, DMA,   1940(  6464),   1940(  6464),   40(   64),  66800( 419840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,   c6b980 ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,    66800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  100(BatchNorm) [219, 100] --[64 x 128 x  80] => [64 x 128 x  80] *** [64] ***[ COL] ***[0, 0, 10319, 10320]**** [4], [1],[4] -[97 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  53800( 342016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   c74980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [220, 102] --[64 x 128 x  80] => [1 x 128 x  80] *** [64] ***[ROW_L] ***[0, 0, 3456, 10320]**** [3], [1],[3] -[100 ]---
  IN:MSMC, DMA,   29c0( 10688),   2953( 10579),   40(   64),  a7080( 684160),  82,       7e ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:MSMC,  NA,    d80(  3456),      0(     0),    1(    1),   1b00(   6912),   0,    a7080 |||| DDR, DMA,   3600( 13824),   2953( 10579),    1(    1),   3a00(  14848),  82,   c74a7e 
  WT: DDR, DMA,     40(    64),     40(    64),    1(    1),     80(    128),   0,   c74980 ||||  L2, DMA,     40(    64),     40(    64),    1(    1),     80(    128),   0,    6dd80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  104(    Data) [221, 0] --[1 x 128 x  80] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 10320, 10320]**** [1], [1],[1] -[102 ]---
  IN: DDR, DMA,   3600( 13824),   2953( 10579),    1(    1),   3a00(  14848),  82,   c74a7e ||||  L2, DMA,      0(     0),   2953( 10579),    1(    1),      0(      0),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  28544(165188),      0(     0),    0(    0),  79400( 496640),   0,   c74a7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   c74a00 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
