------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, firstTransferRemainder, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  1(    Conv) [1, 1] --[3 x 576 x  576] => [12 x 288 x  288] *** [3] ***[ROW_C] ***[1152, 1152, 0, 62208, 663552]**** [11], [1],[11] -[0 ]---
  IN: DDR, DMA,  51000(331776),  51000(331776),    3(    3),  f3400( 996352),   0,        0 ||||  L2, DMA,  20000(131072),  20000(131072),    3(    3),  60080( 393344),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  28840(165952),  28802(165890),    c(   12), 1e6380(1991552),   0,        0 
  WT:DDR_PERSIST, DMA,     36(    54),     36(    54),    c(   12),    300(    768),   0,        0 ||||  L2, DMA,     36(    54),     36(    54),    c(   12),    300(    768),   0,    60080 
 STG:MSMC, DMA_ONCE,     36(    54),     36(    54),    c(   12),    300(    768),   0,   2d1c80 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  2(    Conv) [2, 2] --[12 x 288 x  288] => [32 x 288 x  288] *** [12] ***[ROW_L] ***[1156, 1216, 578, 11648, 165888]**** [15], [1],[15] -[1 ]---
  IN:MSMC, DMA,  28840(165952),  28802(165890),    c(   12), 1e6380(1991552),   0,        0 ||||  L2, DMA,   5fc0( 24512),   5fc0( 24512),    c(   12),  6cd00( 445696),   0,        0 
 OUT:MSMC, CPU,   2dc0( 11712),   2d80( 11648),   20(   32),  b7080( 749696),   0,   1e6380 |||| DDR, DMA,  19bc0(105408),  14400( 82944),   20(   32), 337c00(3374080),   0,        0 
  WT:DDR_PERSIST, DMA,     d8(   216),     d8(   216),   20(   32),   1c00(   7168),   0,      300 ||||  L2, DMA,    140(   320),     d8(   216),   20(   32),   2900(  10496),   0,    6cd00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  3(    Conv) [3, 3] --[32 x 288 x  288] => [64 x 144 x  144] *** [32] ***[ROW_L] ***[288, 288, 0, 5184, 82944]**** [16], [1],[16] -[2 ]---
  IN: DDR, DMA,  19bc0(105408),  14400( 82944),   20(   32), 337c00(3374080),   0,        0 ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  65400( 414720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5101( 20737),   40(   64), 145080(1331328),   0,    a2880 
  WT:DDR_PERSIST, DMA,    120(   288),    120(   288),   40(   64),   4900(  18688),   0,     1f00 ||||  L2, DMA,    140(   320),    120(   288),   40(   64),   5100(  20736),   0,    65400 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(    Conv) [4, 4] --[64 x 144 x  144] => [32 x 144 x  144] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 20736]**** [7], [1],[7] -[3 ]---
  IN:MSMC, DMA,   5140( 20800),   5101( 20737),   40(   64), 145080(1331328),   0,    a2880 ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6d180( 446848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,        0 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   20(   32),    880(   2176),   0,     6800 ||||  L2, DMA,     40(    64),     40(    64),   20(   32),    880(   2176),   0,    6d180 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[64 x 144 x  144] => [32 x 144 x  144] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 20736]**** [7], [1],[7] -[3 ]---
  IN:MSMC, DMA,   5140( 20800),   5101( 20737),   40(   64), 145080(1331328),   0,    a2880 ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6d180( 446848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,    a2880 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   20(   32),    880(   2176),   0,     7080 ||||  L2, DMA,     40(    64),     40(    64),   20(   32),    880(   2176),   0,    6d180 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[32 x 144 x  144] => [32 x 144 x  144] *** [32] ***[ROW_L] ***[0, 0, 0, 6976, 20736]**** [3], [1],[3] -[5 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,    a2880 ||||  L2, DMA,   36c0( 14016),   36c0( 14016),   20(   32),  6f380( 455552),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,   145100 
  WT:DDR_PERSIST, DMA,     20(    32),     20(    32),   20(   32),    480(   1152),   0,     7900 ||||  L2, DMA,     20(    32),     20(    32),   20(   32),    480(   1152),   0,    6f380 
 STG:MSMC, DMA_ONCE,     20(    32),     20(    32),   20(   32),    480(   1152),   0,   2d1800 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  7(    Conv) [7, 7] --[32 x 144 x  144] => [32 x 144 x  144] *** [32] ***[ROW_L] ***[290, 320, 145, 6592, 20736]**** [4], [1],[4] -[6 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,   145100 ||||  L2, DMA,   34c0( 13504),   34c0( 13504),   20(   32),  6cc00( 445440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,   145100 
  WT:DDR_PERSIST, DMA,    120(   288),    120(   288),   20(   32),   2480(   9344),   0,     7d80 ||||  L2, DMA,    140(   320),    120(   288),   20(   32),   2880(  10368),   0,    6cc00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  8( EltWise) [8, 8] --[64 x 144 x  144] => [32 x 144 x  144] *** [64] ***[ COL] ***[0, 0, 0, 20736, 20736]**** [8], [0],[8] -[5 7 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,    a2880 ||||  L2, DMA,   5190( 20880),   5190( 20880),    8(    8),  51900( 334080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,    a2880 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  9(  Concat) [9, 9] --[64 x 144 x  144] => [64 x 144 x  144] *** [64] ***[ COL] ***[0, 0, 0, 20736, 20736]**** [8], [0],[8] -[8 4 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   20(   32),  a2880( 665728),   0,    a2880 ||||  L2, DMA,   5190( 20880),   5190( 20880),   10(   16),  51900( 334080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   40(   64), 145080(1331328),   0,   145100 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(    Conv) [10, 10] --[64 x 144 x  144] => [64 x 144 x  144] *** [64] ***[ROW_L] ***[0, 0, 0, 3328, 20736]**** [7], [1],[7] -[9 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   40(   64), 145080(1331328),   0,   145100 ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6d180( 446848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   5140( 20800),   5100( 20736),   40(   64), 145080(1331328),   0,        0 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,     a200 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    6d180 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [11, 11] --[64 x 144 x  144] => [128 x 72 x  72] *** [64] ***[ROW_L] ***[144, 144, 0, 2592, 20736]**** [8], [1],[8] -[10 ]---
  IN:MSMC, DMA,   5140( 20800),   5100( 20736),   40(   64), 145080(1331328),   0,        0 ||||  L2, DMA,   1540(  5440),   1540(  5440),   40(   64),  58d00( 363776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   14c0(  5312),   1441(  5185),   80(  128),  a6080( 680064),   0,   145080 
  WT:DDR_PERSIST, DMA,    240(   576),    240(   576),   80(  128),  12200(  74240),   0,     b300 ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12200(  74240),   0,    58d00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(    Conv) [12, 12] --[128 x 72 x  72] => [64 x 72 x  72] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 5184]**** [4], [1],[4] -[11 ]---
  IN:MSMC, DMA,   14c0(  5312),   1441(  5185),   80(  128),  a6080( 680064),   0,   145080 ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad80( 437632),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   40(   64),   2100(   8448),   0,    1d500 ||||  L2, DMA,     c0(   192),     80(   128),   40(   64),   3100(  12544),   0,    6ad80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [13, 14] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[0, 0, 0, 3456, 5184]**** [2], [1],[2] -[12 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6d080( 446592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    1f600 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    6d080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  15(    Conv) [14, 15] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[146, 192, 73, 3136, 5184]**** [2], [1],[2] -[14 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 ||||  L2, DMA,   1940(  6464),   1940(  6464),   40(   64),  65080( 413824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    20700 ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    65080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  16( EltWise) [15, 16] --[128 x 72 x  72] => [64 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [4], [0],[4] -[12 15 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1440(  5184),   1440(  5184),   20(   32),  51000( 331776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  17(    Conv) [16, 17] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[0, 0, 0, 3456, 5184]**** [2], [1],[2] -[16 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6d080( 446592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    29800 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    6d080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  18(    Conv) [17, 18] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[146, 192, 73, 3136, 5184]**** [2], [1],[2] -[17 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 ||||  L2, DMA,   1940(  6464),   1940(  6464),   40(   64),  65080( 413824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    2a900 ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    65080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  19( EltWise) [18, 19] --[128 x 72 x  72] => [64 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [4], [0],[4] -[16 18 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1440(  5184),   1440(  5184),   20(   32),  51000( 331776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  20(    Conv) [19, 20] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[0, 0, 0, 3456, 5184]**** [2], [1],[2] -[19 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6d080( 446592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    33a00 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    6d080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [20, 21] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[146, 192, 73, 3136, 5184]**** [2], [1],[2] -[20 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 ||||  L2, DMA,   1940(  6464),   1940(  6464),   40(   64),  65080( 413824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    51080 
  WT:DDR_PERSIST, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    34b00 ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    65080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  22( EltWise) [21, 22] --[128 x 72 x  72] => [64 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [4], [0],[4] -[19 21 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1440(  5184),   1440(  5184),   20(   32),  51000( 331776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [22, 13] --[128 x 72 x  72] => [64 x 72 x  72] *** [128] ***[ROW_L] ***[0, 0, 0, 1664, 5184]**** [4], [1],[4] -[11 ]---
  IN:MSMC, DMA,   14c0(  5312),   1441(  5185),   80(  128),  a6080( 680064),   0,   145080 ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad80( 437632),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   14c0(  5312),   1440(  5184),   40(   64),  53080( 340096),   0,    51080 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   40(   64),   2100(   8448),   0,    3dc00 ||||  L2, DMA,     c0(   192),     80(   128),   40(   64),   3100(  12544),   0,    6ad80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  23(  Concat) [23, 23] --[128 x 72 x  72] => [128 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [4], [0],[4] -[22 13 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,        0 ||||  L2, DMA,   1440(  5184),   1440(  5184),   40(   64),  51000( 331776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    a4d80 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  24(    Conv) [24, 24] --[128 x 72 x  72] => [128 x 72 x  72] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 5184]**** [4], [1],[4] -[23 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    a4d80 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66d00( 421120),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    12080 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,    3fd00 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    66d00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [25, 25] --[128 x 72 x  72] => [256 x 36 x  36] *** [128] ***[ROW_L] ***[72, 72, 0, 432, 5184]**** [12], [1],[12] -[24 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    12080 ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1f180( 127360),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    511(  1297),  100(  256),  54080( 344192),   0,    b4100 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),  100(  256),  48400( 295936),   0,    43f00 ||||  L2, DMA,    4c0(  1216),    480(  1152),  100(  256),  4c400( 312320),   0,    1f180 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  26(    Conv) [26, 26] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1296]**** [2], [1],[2] -[25 ]---
  IN:MSMC, DMA,    540(  1344),    511(  1297),  100(  256),  54080( 344192),   0,    b4100 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64080( 409728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   80(  128),   8200(  33280),   0,    8c300 ||||  L2, DMA,    140(   320),    100(   256),   80(  128),   a200(  41472),   0,    64080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [27, 28] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[0, 0, 0, 1296, 1296]**** [1], [1],[1] -[26 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    540(  1344),    540(  1344),   80(  128),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,    94500 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  29(    Conv) [28, 29] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[74, 128, 37, 1024, 1296]**** [2], [1],[2] -[28 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46080( 286848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,    98700 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    46080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  30( EltWise) [29, 30] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[26 29 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    558(  1368),    558(  1368),   80(  128),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  31(    Conv) [30, 31] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[0, 0, 0, 1296, 1296]**** [1], [1],[1] -[30 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    540(  1344),    540(  1344),   80(  128),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,    bc900 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [31, 32] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[74, 128, 37, 1024, 1296]**** [2], [1],[2] -[31 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46080( 286848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,    c0b00 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    46080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  33( EltWise) [32, 33] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[30 32 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    558(  1368),    558(  1368),   80(  128),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  34(    Conv) [33, 34] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[0, 0, 0, 1296, 1296]**** [1], [1],[1] -[33 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    540(  1344),    540(  1344),   80(  128),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,    e4d00 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [34, 35] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[74, 128, 37, 1024, 1296]**** [2], [1],[2] -[34 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46080( 286848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   132200 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,    e8f00 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    46080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  36( EltWise) [35, 36] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[33 35 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    558(  1368),    558(  1368),   80(  128),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [36, 27] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1296]**** [2], [1],[2] -[25 ]---
  IN:MSMC, DMA,    540(  1344),    511(  1297),  100(  256),  54080( 344192),   0,    b4100 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64080( 409728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   80(  128),   8200(  33280),   0,   10d100 ||||  L2, DMA,    140(   320),    100(   256),   80(  128),   a200(  41472),   0,    64080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  37(  Concat) [37, 37] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[36 27 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   108180 ||||  L2, DMA,    558(  1368),    558(  1368),  100(  256),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   132200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  38(    Conv) [38, 38] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1296]**** [3], [1],[3] -[37 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   132200 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54300( 344832),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,    b4100 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),  100(  256),  10400(  66560),   0,   115300 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14400(  82944),   0,    54300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(    Conv) [39, 39] --[256 x 36 x  36] => [384 x 18 x  18] *** [256] ***[ROW_L] ***[36, 36, 0, 216, 1296]**** [6], [36],[36] -[38 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,    b4100 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24380( 148352),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    145(   325),  180(  384),  2a080( 172160),   0,   1e6780 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  180(  384),  d8600( 886272),   0,   125700 ||||  L2, DMA,    940(  2368),    900(  2304),   80(  128),  4a600( 304640),   0,    24380 
 STG:MSMC, DMA,    944(  2372),    900(  2304),  180(  384),  de600( 910848),   0,   108180 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  40(    Conv) [40, 40] --[384 x 18 x  18] => [192 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[39 ]---
  IN:MSMC, DMA,    1c0(   448),    145(   325),  180(  384),  2a080( 172160),   0,   1e6780 ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),   c0(  192),  12300(  74496),   0,   1fdd00 ||||  L2, DMA,    1c0(   448),    180(   384),   c0(  192),  15300(  86784),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [41, 41] --[384 x 18 x  18] => [192 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[39 ]---
  IN:MSMC, DMA,    1c0(   448),    145(   325),  180(  384),  2a080( 172160),   0,   1e6780 ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),   c0(  192),  12300(  74496),   0,   210000 ||||  L2, DMA,    1c0(   448),    180(   384),   c0(  192),  15300(  86784),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  42(    Conv) [42, 42] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15080(  86144),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   132280 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,   222300 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,    15080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  43(    Conv) [43, 43] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[38, 64, 19, 260, 324]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   132280 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   147300 
  WT:DDR_PERSIST, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,   22b600 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,    15100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  44( EltWise) [44, 44] --[384 x 18 x  18] => [192 x 18 x  18] *** [384] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[41 43 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 ||||  L2, DMA,    1c2(   450),    1c2(   450),   c0(  192),  2a300( 172800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  45(  Concat) [45, 45] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[44 40 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 ||||  L2, DMA,    1c2(   450),    1c2(   450),  180(  384),  2a300( 172800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   132280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  46(    Conv) [46, 46] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[45 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   132280 ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   108180 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),  180(  384),  24600( 148992),   0,   27c900 ||||  L2, DMA,    1c0(   448),    180(   384),  180(  384),  2a600( 173568),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  47(    Conv) [47, 47] --[384 x 18 x  18] => [512 x 9 x  9] *** [384] ***[ROW_L] ***[18, 18, 0, 252, 324]**** [2], [32],[32] -[46 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   108180 ||||  L2, DMA,    240(   576),    240(   576),  180(  384),  36080( 221312),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     52(    82),  200(  512),  18080(  98432),   0,   132200 
  WT:DDR_PERSIST, DMA,    d80(  3456),    d80(  3456),  200(  512), 1b0800(1771520),   0,   2a0f00 ||||  L2, DMA,    dc0(  3520),    d80(  3456),   40(   64),  37800( 227328),   0,    36080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(    Conv) [48, 48] --[512 x 9 x  9] => [256 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[47 ]---
  IN:MSMC, DMA,     c0(   192),     52(    82),  200(  512),  18080(  98432),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  100(  256),  20400( 132096),   0,   451700 ||||  L2, DMA,    240(   576),    200(   512),  100(  256),  24400( 148480),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(    Pool) [49, 49] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[48 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   132200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  50(    Pool) [50, 50] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[48 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   13e280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  52(    Pool) [51, 52] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[50 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   13e280 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   13e280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  51(    Pool) [52, 51] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[48 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   14a300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(    Pool) [53, 53] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[51 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   14a300 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   14a300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Pool) [54, 54] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ COL] ***[0, 0, 0, 81, 81]**** [1], [0],[1] -[53 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   14a300 ||||  L2, DMA,     c6(   198),     c6(   198),  100(  256),   c700(  50944),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   14a300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  55(  Concat) [55, 55] --[1024 x 9 x  9] => [1024 x 9 x  9] *** [1024] ***[ COL] ***[0, 0, 0, 81, 81]**** [4], [0],[4] -[48 49 52 54 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  400( 1024),  30080( 196736),   0,   156380 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  56(    Conv) [56, 56] --[1024 x 9 x  9] => [512 x 9 x  9] *** [1024] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [8],[8] -[55 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  400( 1024),  30080( 196736),   0,   156380 ||||  L2, DMA,     c0(   192),     c0(   192),  400( 1024),  30080( 196736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   132200 
  WT:DDR_PERSIST, DMA,    400(  1024),    400(  1024),  200(  512),  80800( 526336),   0,   471b00 ||||  L2, DMA,    440(  1088),    400(  1024),   80(  128),  22800( 141312),   0,    30080 
 STG:MSMC, DMA,    444(  1092),    400(  1024),  200(  512),  88800( 559104),   0,   186400 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  57(    Conv) [57, 57] --[512 x 9 x  9] => [256 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[56 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  100(  256),  20400( 132096),   0,   4f2300 ||||  L2, DMA,    240(   576),    200(   512),  100(  256),  24400( 148480),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  59(    Conv) [58, 59] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[57 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),  100(  256),  10400(  66560),   0,   512700 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14400(  82944),   0,     c080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [59, 60] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ROW_L] ***[20, 64, 10, 17, 81]**** [1], [4],[4] -[59 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   1de680 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  100(  256),  90400( 590848),   0,   522b00 ||||  L2, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,     c080 
 STG:MSMC, DMA,    944(  2372),    900(  2304),  100(  256),  94400( 607232),   0,   14a280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(    Conv) [60, 58] --[512 x 9 x  9] => [256 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[56 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  100(  256),  20400( 132096),   0,   5b2f00 ||||  L2, DMA,    240(   576),    200(   512),  100(  256),  24400( 148480),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  61(  Concat) [61, 61] --[512 x 9 x  9] => [512 x 9 x  9] *** [512] ***[ COL] ***[0, 0, 0, 81, 81]**** [2], [0],[2] -[60 58 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   1de680 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     63(    99),  200(  512),  18080(  98432),   9,   132277 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  62(    Conv) [62, 62] --[512 x 9 x  9] => [512 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[61 ]---
  IN:MSMC, DMA,     c0(   192),     63(    99),  200(  512),  18080(  98432),   9,   132277 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     63(    99),  200(  512),  18080(  98432),   9,   14a2f7 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  200(  512),  40800( 264192),   0,   5d3300 ||||  L2, DMA,    240(   576),    200(   512),  200(  512),  48800( 296960),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(    Conv) [63, 63] --[512 x 9 x  9] => [384 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,     c0(   192),     63(    99),  200(  512),  18080(  98432),   9,   14a2f7 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     63(    99),  180(  384),  12080(  73856),   9,       77 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  180(  384),  30600( 198144),   0,   613b00 ||||  L2, DMA,    240(   576),    200(   512),  180(  384),  36600( 222720),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 1,  0],  To fill zero OUT: [ 0,  0]
------  64(  Resize) [64, 64] --[384 x 9 x  9] => [384 x 18 x  18] *** [384] ***[ COL] ***[0, 0, 0, 99, 99]**** [1], [0],[1] -[63 ]---
  IN:MSMC, DMA,     c0(   192),     63(    99),  180(  384),  12080(  73856),   0,       77 ||||  L2, DMA,     c6(   198),     c6(   198),  180(  384),  12900(  76032),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    168(   360),  180(  384),  2a080( 172160),  12,   1322ee 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  65(  Concat) [65, 65] --[768 x 18 x  18] => [768 x 18 x  18] *** [768] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[64 46 ]---
  IN:MSMC, DMA,    1c0(   448),    168(   360),  180(  384),  2a100( 172288),  12,   1322ee ||||  L2, DMA,    1c2(   450),    1c2(   450),  300(  768),  54600( 345600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  300(  768),  54080( 344192),   0,   15c300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  66(    Conv) [66, 66] --[768 x 18 x  18] => [192 x 18 x  18] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 324]**** [3], [1],[3] -[65 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  300(  768),  54080( 344192),   0,   15c300 ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c100( 246016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   c0(  192),  24300( 148224),   0,   644100 ||||  L2, DMA,    340(   832),    300(   768),   c0(  192),  27300( 160512),   0,    3c100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [67, 68] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15080(  86144),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,   668400 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,    15080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [68, 69] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[38, 64, 19, 260, 324]**** [1], [1],[1] -[68 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 
  WT:DDR_PERSIST, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,   671700 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,    15100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  67(    Conv) [69, 67] --[768 x 18 x  18] => [192 x 18 x  18] *** [768] ***[ROW_L] ***[0, 0, 0, 128, 324]**** [3], [1],[3] -[65 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  300(  768),  54080( 344192),   0,   15c300 ||||  L2, DMA,    140(   320),    140(   320),  300(  768),  3c100( 246016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   c0(  192),  24300( 148224),   0,   6c2a00 ||||  L2, DMA,    340(   832),    300(   768),   c0(  192),  27300( 160512),   0,    3c100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  70(  Concat) [70, 70] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[69 67 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   11d200 ||||  L2, DMA,    1c2(   450),    1c2(   450),  180(  384),  2a300( 172800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    168(   360),  180(  384),  2a080( 172160),  12,   1322ee 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  71(    Conv) [71, 71] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[70 ]---
  IN:MSMC, DMA,    1c0(   448),    168(   360),  180(  384),  2a080( 172160),  12,   1322ee ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    168(   360),  180(  384),  2a080( 172160),  12,   1081ee 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),  180(  384),  24600( 148992),   0,   6e6d00 ||||  L2, DMA,    1c0(   448),    180(   384),  180(  384),  2a600( 173568),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(    Conv) [72, 72] --[384 x 18 x  18] => [256 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[71 ]---
  IN:MSMC, DMA,    1c0(   448),    168(   360),  180(  384),  2a080( 172160),  12,   1081ee ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    168(   360),  100(  256),  1c080( 114816),  12,   1081ee 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),  100(  256),  18400(  99328),   0,   70b300 ||||  L2, DMA,    1c0(   448),    180(   384),  100(  256),  1c400( 115712),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  73(  Resize) [73, 73] --[256 x 18 x  18] => [256 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 360, 360]**** [1], [0],[1] -[72 ]---
  IN:MSMC, DMA,    1c0(   448),    168(   360),  100(  256),  1c080( 114816),   0,   1081ee ||||  L2, DMA,    1c2(   450),    1c2(   450),  100(  256),  1c200( 115200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    5c0(  1472),    558(  1368),  100(  256),  5c080( 376960),  24,   1242dc 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  74(  Concat) [74, 74] --[512 x 36 x  36] => [512 x 36 x  36] *** [512] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [4], [0],[4] -[73 38 ]---
  IN:MSMC, DMA,    5c0(  1472),    558(  1368),  100(  256),  5c100( 377088),  24,   1242dc ||||  L2, DMA,    5c4(  1476),    5c4(  1476),  100(  256),  5c400( 377856),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  200(  512),  a8080( 688256),   0,   180300 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  75(    Conv) [75, 75] --[512 x 36 x  36] => [128 x 36 x  36] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 1296]**** [5], [1],[5] -[74 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  200(  512),  a8080( 688256),   0,   180300 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58400( 361472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   80(  128),  10200(  66048),   0,   723700 ||||  L2, DMA,    240(   576),    200(   512),   80(  128),  12200(  74240),   0,    58400 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  77(    Conv) [76, 77] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[0, 0, 0, 1296, 1296]**** [1], [1],[1] -[75 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    540(  1344),    540(  1344),   80(  128),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,   733900 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [77, 78] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[74, 128, 37, 1024, 1296]**** [2], [1],[2] -[77 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46080( 286848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,   737b00 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    46080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  76(    Conv) [78, 76] --[512 x 36 x  36] => [128 x 36 x  36] *** [512] ***[ROW_L] ***[0, 0, 0, 320, 1296]**** [5], [1],[5] -[74 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  200(  512),  a8080( 688256),   0,   180300 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58400( 361472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   124200 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   80(  128),  10200(  66048),   0,   75bd00 ||||  L2, DMA,    240(   576),    200(   512),   80(  128),  12200(  74240),   0,    58400 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  79(  Concat) [79, 79] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[78 76 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    558(  1368),    558(  1368),  100(  256),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    5c0(  1472),    558(  1368),  100(  256),  5c080( 376960),  24,   14e2dc 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  80(    Conv) [80, 80] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1296]**** [3], [1],[3] -[79 ]---
  IN:MSMC, DMA,    5c0(  1472),    558(  1368),  100(  256),  5c080( 376960),  24,   14e2dc ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54300( 344832),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    5c0(  1472),    558(  1368),  100(  256),  5c080( 376960),  24,   1247dc 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),  100(  256),  10400(  66560),   0,   76bf00 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14400(  82944),   0,    54300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  81(    Conv) [81, 81] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1296]**** [2], [1],[2] -[80 ]---
  IN:MSMC, DMA,    5c0(  1472),    558(  1368),  100(  256),  5c080( 376960),  24,   1247dc ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64080( 409728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    5c0(  1472),    558(  1368),   80(  128),  2e080( 188544),  24,    b415c 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   80(  128),   8200(  33280),   0,   77c300 ||||  L2, DMA,    140(   320),    100(   256),   80(  128),   a200(  41472),   0,    64080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 1,  0],  To fill zero OUT: [ 0,  0]
------  82(  Resize) [82, 82] --[128 x 36 x  36] => [128 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 1368, 1368]**** [1], [0],[1] -[81 ]---
  IN:MSMC, DMA,    5c0(  1472),    558(  1368),   80(  128),  2e080( 188544),   0,    b415c ||||  L2, DMA,    5c4(  1476),    5c4(  1476),   80(  128),  2e200( 188928),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1540(  5440),   14d0(  5328),   80(  128),  aa080( 696448),  48,   1242b8 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  83(  Concat) [83, 83] --[256 x 72 x  72] => [256 x 72 x  72] *** [256] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [8], [0],[8] -[82 24 ]---
  IN:MSMC, DMA,   1540(  5440),   14d0(  5328),   80(  128),  aa100( 696576),  48,   1242b8 ||||  L2, DMA,   1560(  5472),   1560(  5472),   40(   64),  55800( 350208),   0,        0 
 OUT:MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51000( 331776),   0,   1ce300 |||| DDR, DMA,   1440(  5184),   1440(  5184),  100(  256), 144400(1328128),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[256 x 72 x  72] => [64 x 72 x  72] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 5184]**** [7], [1],[7] -[83 ]---
  IN: DDR, DMA,   1440(  5184),   1440(  5184),  100(  256), 144400(1328128),   0,        0 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64f80( 413568),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   40(   64),   4100(  16640),   0,   784500 ||||  L2, DMA,    140(   320),    100(   256),   40(   64),   5100(  20736),   0,    64f80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  86(    Conv) [85, 86] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[0, 0, 0, 3456, 5184]**** [2], [1],[2] -[84 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6d080( 446592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 
  WT:DDR_PERSIST, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,   788600 ||||  L2, DMA,     40(    64),     40(    64),   40(   64),   1100(   4352),   0,    6d080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  87(    Conv) [86, 87] --[64 x 72 x  72] => [64 x 72 x  72] *** [64] ***[ROW_L] ***[146, 192, 73, 3136, 5184]**** [2], [1],[2] -[86 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 ||||  L2, DMA,   1940(  6464),   1940(  6464),   40(   64),  65080( 413824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 
  WT:DDR_PERSIST, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,   789700 ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9100(  37120),   0,    65080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  85(    Conv) [87, 85] --[256 x 72 x  72] => [64 x 72 x  72] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 5184]**** [7], [1],[7] -[83 ]---
  IN: DDR, DMA,   1440(  5184),   1440(  5184),  100(  256), 144400(1328128),   0,        0 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64f80( 413568),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,   124200 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   40(   64),   4100(  16640),   0,   792800 ||||  L2, DMA,    140(   320),    100(   256),   40(   64),   5100(  20736),   0,    64f80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  88(  Concat) [88, 88] --[128 x 72 x  72] => [128 x 72 x  72] *** [128] ***[ COL] ***[0, 0, 0, 5184, 5184]**** [4], [0],[4] -[87 85 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   40(   64),  51080( 331904),   0,    12080 ||||  L2, DMA,   1440(  5184),   1440(  5184),   40(   64),  51000( 331776),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,   175280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(    Conv) [89, 89] --[128 x 72 x  72] => [128 x 72 x  72] *** [128] ***[ROW_L] ***[0, 0, 0, 1600, 5184]**** [4], [1],[4] -[88 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,   175280 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66d00( 421120),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    12080 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,   796900 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    66d00 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[128 x 72 x  72] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[72, 72, 0, 1008, 5184]**** [6], [1],[6] -[89 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    12080 ||||  L2, DMA,    840(  2112),    840(  2112),   80(  128),  43080( 274560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    511(  1297),   80(  128),  2a080( 172160),   0,   124200 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,   79ab00 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    43080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  92(  Concat) [91, 92] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[90 81 ]---
  IN:MSMC, DMA,    540(  1344),    511(  1297),   80(  128),  2a080( 172160),  24,   124200 ||||  L2, DMA,    5c4(  1476),    5c4(  1476),  100(  256),  5c400( 377856),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   14e280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  93(    Conv) [92, 93] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1296]**** [2], [1],[2] -[92 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   14e280 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64080( 409728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   80(  128),   8200(  33280),   0,   7bed00 ||||  L2, DMA,    140(   320),    100(   256),   80(  128),   a200(  41472),   0,    64080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [93, 95] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[0, 0, 0, 1296, 1296]**** [1], [1],[1] -[93 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    540(  1344),    540(  1344),   80(  128),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,     80(   128),     80(   128),   80(  128),   4200(  16896),   0,   7c6f00 ||||  L2, DMA,     c0(   192),     80(   128),   80(  128),   6200(  25088),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  96(    Conv) [94, 96] --[128 x 36 x  36] => [128 x 36 x  36] *** [128] ***[ROW_L] ***[74, 128, 37, 1024, 1296]**** [2], [1],[2] -[95 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46080( 286848),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24200( 147968),   0,   7cb100 ||||  L2, DMA,    4c0(  1216),    480(  1152),   80(  128),  26200( 156160),   0,    46080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  94(    Conv) [95, 94] --[256 x 36 x  36] => [128 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 768, 1296]**** [2], [1],[2] -[92 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   14e280 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64080( 409728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,   124200 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   80(  128),   8200(  33280),   0,   7ef300 ||||  L2, DMA,    140(   320),    100(   256),   80(  128),   a200(  41472),   0,    64080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  97(  Concat) [96, 97] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ COL] ***[0, 0, 0, 1296, 1296]**** [2], [0],[2] -[96 94 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),   80(  128),  2a080( 172160),   0,    b4100 ||||  L2, DMA,    558(  1368),    558(  1368),  100(  256),  55800( 350208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   14e280 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(    Conv) [97, 98] --[256 x 36 x  36] => [256 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 640, 1296]**** [3], [1],[3] -[97 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,   14e280 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54300( 344832),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,    b4100 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),  100(  256),  10400(  66560),   0,   7f7500 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14400(  82944),   0,    54300 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [98, 99] --[256 x 36 x  36] => [256 x 18 x  18] *** [256] ***[ROW_L] ***[36, 36, 0, 216, 1296]**** [6], [24],[24] -[98 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,    b4100 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24380( 148352),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    145(   325),  100(  256),  1c080( 114816),   0,   1b8600 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  100(  256),  90400( 590848),   0,   807900 ||||  L2, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,    24380 
 STG:MSMC, DMA,    944(  2372),    900(  2304),  100(  256),  94400( 607232),   0,   124200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  101(  Concat) [99, 101] --[512 x 18 x  18] => [512 x 18 x  18] *** [512] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[99 72 ]---
  IN:MSMC, DMA,    1c0(   448),    145(   325),  100(  256),  1c080( 114816),  12,   1b8600 ||||  L2, DMA,    1c2(   450),    1c2(   450),  200(  512),  38400( 230400),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  200(  512),  38080( 229504),   0,   124200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [100, 102] --[512 x 18 x  18] => [192 x 18 x  18] *** [512] ***[ROW_L] ***[0, 0, 0, 256, 324]**** [2], [1],[2] -[101 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  200(  512),  38080( 229504),   0,   124200 ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48080( 295040),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   c0(  192),  18300(  99072),   0,   897d00 ||||  L2, DMA,    240(   576),    200(   512),   c0(  192),  1b300( 111360),   0,    48080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  104(    Conv) [101, 104] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[102 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15080(  86144),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,   8b0000 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9300(  37632),   0,    15080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  105(    Conv) [102, 105] --[192 x 18 x  18] => [192 x 18 x  18] *** [192] ***[ROW_L] ***[38, 64, 19, 260, 324]**** [1], [1],[1] -[104 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 ||||  L2, DMA,    1c0(   448),    1c0(   448),   c0(  192),  15100(  86272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   15c280 
  WT:DDR_PERSIST, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,   8b9300 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   c0(  192),  51300( 332544),   0,    15100 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[512 x 18 x  18] => [192 x 18 x  18] *** [512] ***[ROW_L] ***[0, 0, 0, 256, 324]**** [2], [1],[2] -[101 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  200(  512),  38080( 229504),   0,   124200 ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48080( 295040),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   108180 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   c0(  192),  18300(  99072),   0,   90a600 ||||  L2, DMA,    240(   576),    200(   512),   c0(  192),  1b300( 111360),   0,    48080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(  Concat) [104, 106] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ COL] ***[0, 0, 0, 324, 324]**** [2], [0],[2] -[105 103 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),   c0(  192),  15080(  86144),   0,   15c280 ||||  L2, DMA,    1c2(   450),    1c2(   450),  180(  384),  2a300( 172800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   11d340 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [105, 107] --[384 x 18 x  18] => [384 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 324, 324]**** [1], [1],[1] -[106 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   11d340 ||||  L2, DMA,    1c0(   448),    1c0(   448),  180(  384),  2a080( 172160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   108180 
  WT:DDR_PERSIST, DMA,    180(   384),    180(   384),  180(  384),  24600( 148992),   0,   922900 ||||  L2, DMA,    1c0(   448),    180(   384),  180(  384),  2a600( 173568),   0,    2a080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [106, 108] --[384 x 18 x  18] => [384 x 9 x  9] *** [384] ***[ROW_L] ***[18, 18, 0, 72, 324]**** [5], [40],[40] -[107 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   108180 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12180(  74112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     52(    82),  180(  384),  12080(  73856),   0,   27c800 
  WT:DDR_PERSIST, DMA,    d80(  3456),    d80(  3456),  180(  384), 144600(1328640),   0,   946f00 ||||  L2, DMA,    dc0(  3520),    d80(  3456),   60(   96),  52e00( 339456),   0,    12180 
 STG:MSMC, DMA,    dc4(  3524),    d80(  3456),  180(  384), 14a600(1353216),   0,   132200 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  110(  Concat) [107, 110] --[768 x 9 x  9] => [768 x 9 x  9] *** [768] ***[ COL] ***[0, 0, 0, 81, 81]**** [2], [0],[2] -[108 63 ]---
  IN:MSMC, DMA,     c0(   192),     52(    82),  180(  384),  12080(  73856),   9,   27c800 ||||  L2, DMA,     c6(   198),     c6(   198),  300(  768),  25200( 152064),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  300(  768),  24080( 147584),   0,   132200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [108, 111] --[768 x 9 x  9] => [256 x 9 x  9] *** [768] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[110 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  300(  768),  24080( 147584),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24080( 147584),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),  100(  256),  30400( 197632),   0,   a8b500 ||||  L2, DMA,    340(   832),    300(   768),  100(  256),  34400( 214016),   0,    24080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [109, 113] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[111 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),  100(  256),  10400(  66560),   0,   abb900 ||||  L2, DMA,    140(   320),    100(   256),  100(  256),  14400(  82944),   0,     c080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [110, 114] --[256 x 9 x  9] => [256 x 9 x  9] *** [256] ***[ROW_L] ***[20, 64, 10, 17, 81]**** [1], [4],[4] -[113 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   1ea680 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  100(  256),  90400( 590848),   0,   acbd00 ||||  L2, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,     c080 
 STG:MSMC, DMA,    944(  2372),    900(  2304),  100(  256),  94400( 607232),   0,   156280 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [111, 112] --[768 x 9 x  9] => [256 x 9 x  9] *** [768] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[110 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  300(  768),  24080( 147584),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24080( 147584),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,        0 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),  100(  256),  30400( 197632),   0,   b5c100 ||||  L2, DMA,    340(   832),    300(   768),  100(  256),  34400( 214016),   0,    24080 
 STG:MSMC, DMA_ONCE,    340(   832),    300(   768),  100(  256),  34400( 214016),   0,   29d400 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(  Concat) [112, 115] --[512 x 9 x  9] => [512 x 9 x  9] *** [512] ***[ COL] ***[0, 0, 0, 81, 81]**** [2], [0],[2] -[114 112 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  100(  256),   c080(  49280),   0,   1ea680 ||||  L2, DMA,     c6(   198),     c6(   198),  200(  512),  18c00( 101376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   132200 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  116(    Conv) [113, 116] --[512 x 9 x  9] => [512 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 81, 81]**** [1], [1],[1] -[115 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   132200 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   14a280 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  200(  512),  40800( 264192),   0,   b8c500 ||||  L2, DMA,    240(   576),    200(   512),  200(  512),  48800( 296960),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(    Conv) [114, 117] --[512 x 9 x  9] => [108 x 9 x  9] *** [512] ***[ROW_L] ***[0, 0, 0, 162, 162]**** [1], [1],[1] -[116 ]---
  IN:MSMC, DMA,     c0(   192),     51(    81),  200(  512),  18080(  98432),   0,   14a280 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18080(  98432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     a2(   162),   6c(  108),   5180(  20864),   0,        0 
  WT:DDR_PERSIST, DMA,    400(  1024),    400(  1024),   6c(  108),  1b380( 111488),   0,   bccd00 ||||  L2, DMA,    440(  1088),    400(  1024),   6c(  108),  1ce80( 118400),   0,    18080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  91(    Conv) [115, 91] --[128 x 72 x  72] => [108 x 72 x  72] *** [128] ***[ROW_L] ***[0, 0, 0, 1536, 10368]**** [7], [1],[7] -[89 ]---
  IN:MSMC, DMA,   1440(  5184),   1440(  5184),   80(  128),  a2080( 663680),   0,    12080 ||||  L2, DMA,    c40(  3136),    c40(  3136),   80(  128),  63e80( 409216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   28c0( 10432),   2880( 10368),   6c(  108), 113180(1126784),   0,   132200 
  WT:DDR_PERSIST, DMA,    100(   256),    100(   256),   6c(  108),   6f80(  28544),   0,   be8080 ||||  L2, DMA,    140(   320),    100(   256),   6c(  108),   8a80(  35456),   0,    63e80 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  100(    Conv) [116, 100] --[256 x 36 x  36] => [108 x 36 x  36] *** [256] ***[ROW_L] ***[0, 0, 0, 704, 2592]**** [4], [1],[4] -[98 ]---
  IN:MSMC, DMA,    540(  1344),    510(  1296),  100(  256),  54080( 344192),   0,    b4100 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),  100(  256),  5c600( 378368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    a40(  2624),    a20(  2592),   6c(  108),  45380( 283520),   0,     5180 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   6c(  108),   db80(  56192),   0,   bef000 ||||  L2, DMA,    240(   576),    200(   512),   6c(  108),   f680(  63104),   0,    5c600 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  109(    Conv) [117, 109] --[384 x 18 x  18] => [108 x 18 x  18] *** [384] ***[ROW_L] ***[0, 0, 0, 384, 648]**** [2], [1],[2] -[107 ]---
  IN:MSMC, DMA,    1c0(   448),    144(   324),  180(  384),  2a080( 172160),   0,   108180 ||||  L2, DMA,    340(   832),    340(   832),  180(  384),  4e080( 319616),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    288(   648),   6c(  108),  12980(  76160),   0,    4a500 
  WT:DDR_PERSIST, DMA,    300(   768),    300(   768),   6c(  108),  14780(  83840),   0,   bfcb80 ||||  L2, DMA,    340(   832),    300(   768),   6c(  108),  16280(  90752),   0,    4e080 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  118(DetectionOutput) [118, 118] --[108 x 72 x  72] => [1 x 2105 x  1] *** [108] ***[ COL] ***[0, 0, 0, 10368, 10368]**** [6], [0],[6] -[91 100 109 117 ]---
  IN:MSMC, DMA,   28c0( 10432),   2880( 10368),   6c(  108), 113180(1126784),   0,   132200 ||||  L2, DMA,   28c8( 10440),   28c8( 10440),   24(   36),  5bc80( 375936),   0,        0 
 OUT:MSMC, CPU,   10c0(  4288),   1072(  4210),   24(   36),  25b00( 154368),   0,    5ce80 |||| DDR, DMA,   20e4(  8420),   20e4(  8420),    1(    1),   2500(   9472),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
