------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, firstTransferRemainder, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  1(TIDL_ConvolutionLayer) [1, 1] --[1 x 512 x  512] => [64 x 512 x  512] *** [1] ***[ROW_C] ***[2052, 2080, 1026, 3552, 524288]**** [148], [1],[148] -[0 ]---
  IN: DDR, DMA,  80000(524288),  80000(524288),    1(    1),  80400( 525312),   0,  2049400 ||||  L2, DMA,   4000( 16384),   4000( 16384),    1(    1),   8080(  32896),   0,        0 
 OUT:MSMC, CPU,    e40(  3648),    de0(  3552),   40(   64),  72000( 466944),   0,      680 |||| DDR, DMA,  81240(528960),  80000(524288),   40(   64), 2049400(33854464),   0,        0 
  WT:DDR_PERSIST, DMA_ONCE,     12(    18),     12(    18),   40(   64),    680(   1664),   0,        0 ||||MSMC, DMA_ONCE,     12(    18),     12(    18),   40(   64),    680(   1664),   0,   1ee800 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  2(TIDL_ConvolutionLayer) [2, 2] --[64 x 512 x  512] => [64 x 512 x  512] *** [64] ***[ROW_C] ***[2052, 2080, 1026, 32, 524288]**** [16352], [65408],[65408] -[1 ]---
  IN: DDR, DMA,  81240(528960),  80000(524288),   40(   64), 2049400(33854464),   0,        0 ||||MSMC, DMA,   1000(  4096),   1000(  4096),   40(   64),  400c0( 262336),   0,     1f80 
 OUT:MSMC, CPU,    420(  1056),     20(    32),   40(   64),  10800(  67584),   0,    41080 |||| DDR, DMA,  80640(525888),  80000(524288),   40(   64), 2019400(33657856),   0,  2049400 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   40(   64),  12200(  74240),   0,      680 ||||  L2, DMA,    480(  1152),    480(  1152),   20(   32),   9200(  37376),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  3(TIDL_PoolingLayer) [3, 3] --[64 x 512 x  512] => [64 x 256 x  256] *** [64] ***[ COL] ***[0, 0, 0, 88064, 524288]**** [384], [0],[384] -[2 ]---
  IN: DDR, DMA,  80640(525888),  80000(524288),   40(   64), 2019400(33657856),   0,  2049400 ||||  L2, DMA,  2d800(186368),  2d800(186368),    1(    1),  2d800( 186368),   0,        0 
 OUT:MSMC, CPU,   5640( 22080),   5600( 22016),    2(    2),   ac80(  44160),   0,        0 |||| DDR, DMA,  25bc0(154560),  20000(131072),   40(   64), 96f400(9892864),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(TIDL_ConvolutionLayer) [4, 4] --[64 x 256 x  256] => [64 x 256 x  256] *** [64] ***[ROW_C] ***[1028, 1056, 514, 480, 131072]**** [272], [1],[272] -[3 ]---
  IN: DDR, DMA,  25bc0(154560),  20000(131072),   40(   64), 96f400(9892864),   0,        0 ||||  L2, DMA,    800(  2048),    800(  2048),   40(   64),  20880( 133248),   0,        0 
 OUT:MSMC, CPU,    440(  1088),    1e0(   480),   40(   64),  22000( 139264),   0,    13200 |||| DDR, DMA,  20680(132736),  20000(131072),   40(   64), 81a400(8496128),   0,   96f400 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   40(   64),  12200(  74240),   0,    12880 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13200(  78336),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(TIDL_ConvolutionLayer) [5, 5] --[64 x 256 x  256] => [64 x 256 x  256] *** [64] ***[ROW_C] ***[1028, 1056, 514, 480, 131072]**** [272], [1],[272] -[4 ]---
  IN: DDR, DMA,  20680(132736),  20000(131072),   40(   64), 81a400(8496128),   0,   96f400 ||||  L2, DMA,    800(  2048),    800(  2048),   40(   64),  20880( 133248),   0,        0 
 OUT:MSMC, CPU,    440(  1088),    1e0(   480),   40(   64),  22000( 139264),   0,    13200 |||| DDR, DMA,  20680(132736),  20000(131072),   40(   64), 81a400(8496128),   0,        0 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   40(   64),  12200(  74240),   0,    24a80 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13200(  78336),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  6(TIDL_PoolingLayer) [6, 6] --[64 x 256 x  256] => [64 x 128 x  128] *** [64] ***[ COL] ***[0, 0, 0, 65536, 131072]**** [128], [0],[128] -[5 ]---
  IN: DDR, DMA,  20680(132736),  20000(131072),   40(   64), 81a400(8496128),   0,        0 ||||  L2, DMA,  20400(132096),  20400(132096),    1(    1),  20400( 132096),   0,        0 
 OUT:MSMC, CPU,   4040( 16448),   4000( 16384),    2(    2),   8080(  32896),   0,        0 |||| DDR, DMA,   c0c0( 49344),   8000( 32768),   40(   64), 303400(3159040),   0,   81a400 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  7(TIDL_ConvolutionLayer) [7, 7] --[64 x 128 x  128] => [128 x 128 x  128] *** [64] ***[ROW_L] ***[516, 544, 258, 1216, 32768]**** [27], [1],[27] -[6 ]---
  IN: DDR, DMA,   c0c0( 49344),   8000( 32768),   40(   64), 303400(3159040),   0,   81a400 ||||  L2, DMA,    bc0(  3008),    bc0(  3008),   40(   64),  36780( 223104),   0,        0 
 OUT:MSMC, CPU,    4c0(  1216),    4c0(  1216),   80(  128),  4c000( 311296),   0,    26400 |||| DDR, DMA,   8500( 34048),   8000( 32768),   80(  128), 428400(4359168),   0,        0 
  WT:DDR_PERSIST, DMA,    480(  1152),    480(  1152),   80(  128),  24400( 148480),   0,    36c80 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   80(  128),  26400( 156672),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  8(TIDL_ConvolutionLayer) [8, 8] --[128 x 128 x  128] => [128 x 128 x  128] *** [128] ***[ROW_L] ***[516, 544, 258, 448, 32768]**** [73], [1],[73] -[7 ]---
  IN: DDR, DMA,   8500( 34048),   8000( 32768),   80(  128), 428400(4359168),   0,        0 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),   80(  128),  35c00( 220160),   0,        0 
 OUT:MSMC, CPU,    240(   576),    1c0(   448),   80(  128),  24000( 147456),   0,    4a400 |||| DDR, DMA,   8280( 33408),   8000( 32768),   80(  128), 414400(4277248),   0,   428400 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),   80(  128),  48400( 295936),   0,    5b080 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  9(TIDL_PoolingLayer) [9, 9] --[128 x 128 x  128] => [128 x 64 x  64] *** [128] ***[ COL] ***[0, 0, 0, 32768, 32768]**** [64], [0],[64] -[8 ]---
  IN: DDR, DMA,   8280( 33408),   8000( 32768),   80(  128), 414400(4277248),   0,   428400 ||||  L2, DMA,   8080( 32896),   8080( 32896),    4(    4),  20280( 131712),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,    4c980 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(TIDL_ConvolutionLayer) [10, 10] --[128 x 64 x  64] => [128 x 64 x  64] *** [128] ***[ROW_L] ***[260, 288, 130, 640, 8192]**** [13], [1],[13] -[9 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,    4c980 ||||  L2, DMA,    640(  1600),    640(  1600),   80(  128),  33c00( 211968),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,    4c980 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),   80(  128),  48400( 295936),   0,    a3480 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(TIDL_ConvolutionLayer) [11, 11] --[128 x 64 x  64] => [128 x 64 x  64] *** [128] ***[ROW_L] ***[260, 288, 130, 640, 8192]**** [13], [1],[13] -[10 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,    4c980 ||||  L2, DMA,    640(  1600),    640(  1600),   80(  128),  33c00( 211968),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,        0 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),   80(  128),  48400( 295936),   0,    eb880 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a400( 304128),   0,   14e980 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(TIDL_ConvolutionLayer) [12, 12] --[128 x 64 x  64] => [256 x 64 x  64] *** [128] ***[ROW_L] ***[260, 288, 130, 640, 8192]**** [13], [1],[13] -[11 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,        0 ||||  L2, DMA,    640(  1600),    640(  1600),   80(  128),  33c00( 211968),   0,        0 
 OUT:MSMC, CPU,    2c0(   704),    280(   640),  100(  256),  58000( 360448),   0,   196800 |||| DDR, DMA,   23c0(  9152),   2000(  8192),  100(  256), 23c400(2343936),   0,        0 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  100(  256),  90800( 591872),   0,   133c80 ||||MSMC, DMA,    940(  2368),    900(  2304),  100(  256),  94800( 608256),   0,   102000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  14(TIDL_ConvolutionLayer) [13, 14] --[256 x 64 x  64] => [256 x 64 x  64] *** [256] ***[ROW_L] ***[0, 0, 0, 416, 8192]**** [20], [1],[20] -[12 ]---
  IN: DDR, DMA,   23c0(  9152),   2000(  8192),  100(  256), 23c400(2343936),   0,        0 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  35e00( 220672),   0,        0 
 OUT:MSMC, CPU,    1c0(   448),    1a0(   416),  100(  256),  38000( 229376),   0,   126800 |||| DDR, DMA,   2300(  8960),   2000(  8192),  100(  256), 230400(2294784),   0,   23c400 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),  100(  256),  20800( 133120),   0,   1c4480 ||||MSMC, DMA,    240(   576),    200(   512),  100(  256),  24800( 149504),   0,   102000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(TIDL_ConvolutionLayer) [15, 13] --[128 x 64 x  64] => [256 x 64 x  64] *** [128] ***[ROW_L] ***[260, 288, 130, 640, 8192]**** [13], [1],[13] -[11 ]---
  IN:MSMC, DMA,   2040(  8256),   2000(  8192),   80(  128), 102000(1056768),   0,        0 ||||  L2, DMA,    640(  1600),    640(  1600),   80(  128),  33c00( 211968),   0,        0 
 OUT:MSMC, CPU,    2c0(   704),    280(   640),  100(  256),  58000( 360448),   0,   196800 |||| DDR, DMA,   23c0(  9152),   2000(  8192),  100(  256), 23c400(2343936),   0,        0 
  WT:DDR_PERSIST, DMA,    900(  2304),    900(  2304),  100(  256),  90800( 591872),   0,   1e4c80 ||||MSMC, DMA,    940(  2368),    900(  2304),  100(  256),  94800( 608256),   0,   102000 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  15(TIDL_ConvolutionLayer) [16, 15] --[256 x 64 x  64] => [65 x 64 x  64] *** [256] ***[ROW_L] ***[0, 0, 0, 416, 8192]**** [20], [1],[20] -[13 ]---
  IN: DDR, DMA,   23c0(  9152),   2000(  8192),  100(  256), 23c400(2343936),   0,        0 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  35e00( 220672),   0,        0 
 OUT:MSMC, CPU,    1c0(   448),    1a0(   416),   41(   65),   e380(  58240),   0,     9480 |||| DDR, DMA,   2300(  8960),   2000(  8192),   41(   65),  8e700( 583424),   0,   23c400 
  WT:DDR_PERSIST, DMA,    200(   512),    200(   512),   41(   65),   8480(  33920),   0,   275480 ||||MSMC, DMA,    240(   576),    200(   512),   41(   65),   9480(  38016),   0,        0 
 STG:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
