; ROM_INIT coe file ; Content : ; memory_initialization_radix = 16 ; memory_initialization_vector = ; HIGH = address ; LOW = DATA ; ============================= ; 1-a: prepare for manual sync : sync_pol = 0, sync_mode = 1; sysref_mux = 0 ; ============================= 014301 013900 ; ============================= ; 1-b: setup output dividers as per example ; ============================= 010003 01080C 01100C 01180C 012003 012803 013003 010200 010A00 011200 011A00 012200 012A00 013200 ; ============================= ; others ; ============================= 010744 010F11 011711 011F11 012744 012F44 013500 013744 013824 013F80 014100 014200 014500 014618 01470A 014802 014902 014A00 014B06 014C00 014D00 014EC0 014F7F 015001 015102 015200 015300 015478 015500 015678 015700 015896 015900 015A78 015BD4 015C20 015D00 015E1E 015F0B 016000 016101 01624C 016300 016400 01650C 016958 016A20 016B00 016C00 016D00 016E13 017310 017700 018200 018300 016600 016700 01680C ; ============================= ; 1-c: setup output dividers as per example ; ============================= 013A00 013BC0 ; ============================= ; 1-d: setup SYSREF ; ============================= 014008 014311 013E01 010420 010C10 011420 011C20 012420 012C20 013420 ; ============================= ; 1-e: clear local SYSREF DDLY ; ============================= 014391 ; ============================= ; 2-a: set device clock and SYSREF divider digital delays ; ============================= 01010A 01090A 01110A 01190A 01210A 01290A 01310A 013C00 013D08 ; ============================= ; 2-b: set device clock digital delay half steps ; ============================= 010340 010B40 011340 011B40 012340 012B40 013340 ; ============================= ; 2-c: Set SYSREF clock digital delay as required to achieve known phase relationships ; ============================= 010602 010E01 011601 011E01 012602 012E02 013602 ; ============================= ; 2-d: To allow SYNC to affect dividers ; ============================= 014400 ; ============================= ; 2-e: Perform SYNC by toggling SYNC_POL = 1 then SYNC_POL = 0 ; ============================= 0143B1 014391 ; ============================= ; 3-a: Prevent SYNC (SYSREF) from affecting dividers ; ============================= 0144FF ; ============================= ; 4-a: Release reset of local SYSREF digital delay ; ============================= 014311 ; ============================= ; 5-a: Allow pin SYNC event to start ; ============================= 014311 ; ============================= ; 5-b: Select Continuous as SYSREF signal ; ============================= 013912