W 000 00000080 ; ============================= ; others ; ============================= W 000 00010744 W 000 00010F11 W 000 00011711 W 000 00011F11 W 000 00012744 W 000 00012F44 W 000 00013500 W 000 00013744 W 000 00013824 W 000 00013F80 W 000 00014100 W 000 00014200 ; ============================= ; 1-a: prepare for manual sync ; ============================= W 000 00014300 W 000 00013900 ; ============================= ; 1-b: setup output dividers as per example ; ============================= W 000 00010003 W 000 0001080C W 000 0001100C W 000 0001180C W 000 00012003 W 000 00012803 W 000 00013003 W 000 00010200 W 000 00010A00 W 000 00011200 W 000 00011A00 W 000 00012200 W 000 00012A00 W 000 00013200 ; ============================= ; 1-c: setup output dividers as per example ; ============================= W 000 00013A00 W 000 00013BC0 ; ============================= ; 1-d: setup SYSREF ; ============================= W 000 00014008 W 000 00014310 W 000 00013E01 W 000 00010420 W 000 00010C10 W 000 00011420 W 000 00011C20 W 000 00012420 W 000 00012C20 W 000 00013420 ; ============================= ; 1-e: clear local SYSREF DDLY ; ============================= W 000 00014390 ; ============================= ; 2-a: set device clock and SYSREF divider digital delays ; ============================= W 000 0001010A W 000 0001090A W 000 0001110A W 000 0001190A W 000 0001210A W 000 0001290A W 000 0001310A W 000 00013C00 W 000 00013D08 ; ============================= ; 2-b: set device clock digital delay half steps ; ============================= W 000 00010340 W 000 00010B40 W 000 00011340 W 000 00011B40 W 000 00012340 W 000 00012B40 W 000 00013340 ; ============================= ; 2-c: Set SYSREF clock digital delay as required to achieve known phase relationships ; ============================= W 000 00010602 W 000 00010E01 W 000 00011601 W 000 00011E01 W 000 00012602 W 000 00012E02 W 000 00013602 ; ============================= ; 2-d: To allow SYNC to affect dividers ; ============================= W 000 00014400 ; ============================= ; 2-e: Perform SYNC by toggling SYNC_POL = 1 then SYNC_POL = 0 ; ============================= W 000 000143B0 W 000 00014390 ; ============================= ; 3-a: Prevent SYNC (SYSREF) from affecting dividers ; ============================= W 000 000144FF ; ============================= ; 4-a: Release reset of local SYSREF digital delay ; ============================= W 000 00014310 ; ============================= ; 5-a: Allow pin SYNC event to start ; ============================= ;014311 W 000 00014310 ; ============================= ; 5-b: Select Continuous as SYSREF signal ; ============================= W 000 00013912 ; ============================= ; others ; ============================= W 000 00014500 W 000 00014618 W 000 0001470A W 000 00014802 W 000 00014902 W 000 00014A00 W 000 00014B06 W 000 00014C00 W 000 00014D00 W 000 00014EC0 W 000 00014F7F W 000 00015001 W 000 00015102 W 000 00015200 W 000 00015300 W 000 00015478 W 000 00015500 W 000 00015678 W 000 00015700 W 000 00015896 W 000 00015900 W 000 00015A78 W 000 00015BD4 W 000 00015C20 W 000 00015D00 W 000 00015E1E W 000 00015F0B W 000 00016000 W 000 00016101 W 000 0001624C W 000 00016300 W 000 00016400 W 000 0001650C W 000 00017310 W 000 00016600 W 000 00016700 W 000 0001680C W 000 00016958 W 000 00016A20 W 000 00016B00 W 000 00016C00 W 000 00016D00 W 000 00016E13 W 000 00017700 W 000 00018200 W 000 00018300