[MCU_Cortex_R5_0] DDRSS0 Training Results: Training Results; Frequency 0; CS 0 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x25 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x21 ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 356 CA Bit 1 delay: 345 CA Bit 2 delay: 368 CA Bit 3 delay: 340 CA Bit 4 delay: 359 CA Bit 5 delay: 356 Write Leveling: DQ Lane 0 WRDQS: 0xc0 DQ Lane 1 WRDQS: 0xea DQ Lane 2 WRDQS: 0x96 DQ Lane 3 WRDQS: 0xba DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 152 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 92 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 176 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 128 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 132 read_delay_rise, dq0 : 156 read_delay_fall, dq1 : 120 read_delay_rise, dq1 : 150 read_delay_fall, dq2 : 120 read_delay_rise, dq2 : 144 read_delay_fall, dq3 : 126 read_delay_rise, dq3 : 156 read_delay_fall, dq4 : 120 read_delay_rise, dq4 : 138 read_delay_fall, dq5 : 126 read_delay_rise, dq5 : 156 read_delay_fall, dq6 : 120 read_delay_rise, dq6 : 144 read_delay_fall, dq7 : 126 read_delay_rise, dq7 : 156 read_delay_fall, dq8 : 120 read_delay_rise, dq8 : 150 read_delay_fall, dq9 : 120 read_delay_rise, dq9 : 156 read_delay_fall, dq10 : 114 read_delay_rise, dq10 : 138 read_delay_fall, dq11 : 120 read_delay_rise, dq11 : 144 read_delay_fall, dq12 : 114 read_delay_rise, dq12 : 144 read_delay_fall, dq13 : 120 read_delay_rise, dq13 : 144 read_delay_fall, dq14 : 108 read_delay_rise, dq14 : 138 read_delay_fall, dq15 : 120 read_delay_rise, dq15 : 156 read_delay_fall, dq16 : 126 read_delay_rise, dq16 : 156 read_delay_fall, dq17 : 126 read_delay_rise, dq17 : 162 read_delay_fall, dq18 : 120 read_delay_rise, dq18 : 144 read_delay_fall, dq19 : 126 read_delay_rise, dq19 : 162 read_delay_fall, dq20 : 126 read_delay_rise, dq20 : 150 read_delay_fall, dq21 : 120 read_delay_rise, dq21 : 156 read_delay_fall, dq22 : 126 read_delay_rise, dq22 : 144 read_delay_fall, dq23 : 126 read_delay_rise, dq23 : 162 read_delay_fall, dq24 : 108 read_delay_rise, dq24 : 126 read_delay_fall, dq25 : 114 read_delay_rise, dq25 : 138 read_delay_fall, dq26 : 120 read_delay_rise, dq26 : 138 read_delay_fall, dq27 : 114 read_delay_rise, dq27 : 150 read_delay_fall, dq28 : 102 read_delay_rise, dq28 : 120 read_delay_fall, dq29 : 114 read_delay_rise, dq29 : 150 read_delay_fall, dq30 : 114 read_delay_rise, dq30 : 126 read_delay_fall, dq31 : 114 read_delay_rise, dq31 : 150 Write DQ Training: write_delay, dq0 : 1100 write_delay, dq1 : 1100 write_delay, dq2 : 1100 write_delay, dq3 : 1089 write_delay, dq4 : 1089 write_delay, dq5 : 1100 write_delay, dq6 : 1100 write_delay, dq7 : 1100 write_delay, dq8 : 1075 write_delay, dq9 : 1075 write_delay, dq10 : 1098 write_delay, dq11 : 1098 write_delay, dq12 : 1098 write_delay, dq13 : 1087 write_delay, dq14 : 1098 write_delay, dq15 : 1098 write_delay, dq16 : 1100 write_delay, dq17 : 1100 write_delay, dq18 : 1112 write_delay, dq19 : 1100 write_delay, dq20 : 1100 write_delay, dq21 : 1100 write_delay, dq22 : 1100 write_delay, dq23 : 1100 write_delay, dq24 : 1100 write_delay, dq25 : 1100 write_delay, dq26 : 1112 write_delay, dq27 : 1100 write_delay, dq28 : 1112 write_delay, dq29 : 1100 write_delay, dq30 : 1100 write_delay, dq31 : 1112 Calibration Registers: CAL_OBS_0: 0x00813695 CAL_OBS_2: 0x00813793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00136950 CAL_OBS_5: 0x00137938 CAL_OBS_6: 0x00f3695f CAL_OBS_7: 0x03f3793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0366 phy_grp1_slave_delay_0: 0x0366 phy_grp2_slave_delay_0: 0x0378 phy_grp3_slave_delay_0: 0x0384 phy_grp0_slave_delay_1: 0x0364 phy_grp1_slave_delay_1: 0x0366 phy_grp2_slave_delay_1: 0x0378 phy_grp3_slave_delay_1: 0x0364 phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 0; CS 1 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x25 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x21 ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 356 CA Bit 1 delay: 345 CA Bit 2 delay: 368 CA Bit 3 delay: 340 CA Bit 4 delay: 359 CA Bit 5 delay: 356 Write Leveling: DQ Lane 0 WRDQS: 0xb4 DQ Lane 1 WRDQS: 0xea DQ Lane 2 WRDQS: 0x7e DQ Lane 3 WRDQS: 0xa2 DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 104 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 56 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 104 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 68 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 138 read_delay_rise, dq0 : 150 read_delay_fall, dq1 : 120 read_delay_rise, dq1 : 138 read_delay_fall, dq2 : 126 read_delay_rise, dq2 : 144 read_delay_fall, dq3 : 126 read_delay_rise, dq3 : 150 read_delay_fall, dq4 : 120 read_delay_rise, dq4 : 132 read_delay_fall, dq5 : 138 read_delay_rise, dq5 : 150 read_delay_fall, dq6 : 126 read_delay_rise, dq6 : 138 read_delay_fall, dq7 : 126 read_delay_rise, dq7 : 150 read_delay_fall, dq8 : 126 read_delay_rise, dq8 : 144 read_delay_fall, dq9 : 126 read_delay_rise, dq9 : 150 read_delay_fall, dq10 : 120 read_delay_rise, dq10 : 138 read_delay_fall, dq11 : 126 read_delay_rise, dq11 : 138 read_delay_fall, dq12 : 126 read_delay_rise, dq12 : 138 read_delay_fall, dq13 : 126 read_delay_rise, dq13 : 150 read_delay_fall, dq14 : 114 read_delay_rise, dq14 : 138 read_delay_fall, dq15 : 126 read_delay_rise, dq15 : 144 read_delay_fall, dq16 : 138 read_delay_rise, dq16 : 144 read_delay_fall, dq17 : 144 read_delay_rise, dq17 : 162 read_delay_fall, dq18 : 126 read_delay_rise, dq18 : 138 read_delay_fall, dq19 : 144 read_delay_rise, dq19 : 156 read_delay_fall, dq20 : 138 read_delay_rise, dq20 : 144 read_delay_fall, dq21 : 138 read_delay_rise, dq21 : 150 read_delay_fall, dq22 : 132 read_delay_rise, dq22 : 138 read_delay_fall, dq23 : 138 read_delay_rise, dq23 : 150 read_delay_fall, dq24 : 126 read_delay_rise, dq24 : 126 read_delay_fall, dq25 : 126 read_delay_rise, dq25 : 132 read_delay_fall, dq26 : 138 read_delay_rise, dq26 : 132 read_delay_fall, dq27 : 126 read_delay_rise, dq27 : 138 read_delay_fall, dq28 : 120 read_delay_rise, dq28 : 120 read_delay_fall, dq29 : 126 read_delay_rise, dq29 : 138 read_delay_fall, dq30 : 126 read_delay_rise, dq30 : 126 read_delay_fall, dq31 : 126 read_delay_rise, dq31 : 138 Write DQ Training: write_delay, dq0 : 1100 write_delay, dq1 : 1100 write_delay, dq2 : 1112 write_delay, dq3 : 1077 write_delay, dq4 : 1112 write_delay, dq5 : 1089 write_delay, dq6 : 1100 write_delay, dq7 : 1100 write_delay, dq8 : 1080 write_delay, dq9 : 1103 write_delay, dq10 : 1114 write_delay, dq11 : 1103 write_delay, dq12 : 1103 write_delay, dq13 : 1091 write_delay, dq14 : 1103 write_delay, dq15 : 1103 write_delay, dq16 : 1116 write_delay, dq17 : 1105 write_delay, dq18 : 1128 write_delay, dq19 : 1116 write_delay, dq20 : 1105 write_delay, dq21 : 1116 write_delay, dq22 : 1105 write_delay, dq23 : 1116 write_delay, dq24 : 1128 write_delay, dq25 : 1128 write_delay, dq26 : 1116 write_delay, dq27 : 1116 write_delay, dq28 : 1116 write_delay, dq29 : 1116 write_delay, dq30 : 1116 write_delay, dq31 : 1116 Calibration Registers: CAL_OBS_0: 0x00813695 CAL_OBS_2: 0x00813793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00136950 CAL_OBS_5: 0x00137938 CAL_OBS_6: 0x00f3695f CAL_OBS_7: 0x03f3793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0366 phy_grp1_slave_delay_0: 0x0366 phy_grp2_slave_delay_0: 0x0378 phy_grp3_slave_delay_0: 0x0384 phy_grp0_slave_delay_1: 0x0364 phy_grp1_slave_delay_1: 0x0366 phy_grp2_slave_delay_1: 0x0378 phy_grp3_slave_delay_1: 0x0364 phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 1; CS 0 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x25 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x22 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x21 ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 356 CA Bit 1 delay: 345 CA Bit 2 delay: 368 CA Bit 3 delay: 342 CA Bit 4 delay: 35b CA Bit 5 delay: 356 Write Leveling: DQ Lane 0 WRDQS: 0xc0 DQ Lane 1 WRDQS: 0xea DQ Lane 2 WRDQS: 0x96 DQ Lane 3 WRDQS: 0xba DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 140 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 92 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 176 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 128 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 132 read_delay_rise, dq0 : 144 read_delay_fall, dq1 : 114 read_delay_rise, dq1 : 144 read_delay_fall, dq2 : 120 read_delay_rise, dq2 : 144 read_delay_fall, dq3 : 132 read_delay_rise, dq3 : 156 read_delay_fall, dq4 : 114 read_delay_rise, dq4 : 138 read_delay_fall, dq5 : 126 read_delay_rise, dq5 : 156 read_delay_fall, dq6 : 120 read_delay_rise, dq6 : 144 read_delay_fall, dq7 : 126 read_delay_rise, dq7 : 156 read_delay_fall, dq8 : 120 read_delay_rise, dq8 : 150 read_delay_fall, dq9 : 120 read_delay_rise, dq9 : 156 read_delay_fall, dq10 : 114 read_delay_rise, dq10 : 138 read_delay_fall, dq11 : 120 read_delay_rise, dq11 : 144 read_delay_fall, dq12 : 114 read_delay_rise, dq12 : 144 read_delay_fall, dq13 : 120 read_delay_rise, dq13 : 144 read_delay_fall, dq14 : 108 read_delay_rise, dq14 : 138 read_delay_fall, dq15 : 120 read_delay_rise, dq15 : 156 read_delay_fall, dq16 : 132 read_delay_rise, dq16 : 156 read_delay_fall, dq17 : 132 read_delay_rise, dq17 : 162 read_delay_fall, dq18 : 120 read_delay_rise, dq18 : 144 read_delay_fall, dq19 : 126 read_delay_rise, dq19 : 162 read_delay_fall, dq20 : 120 read_delay_rise, dq20 : 144 read_delay_fall, dq21 : 120 read_delay_rise, dq21 : 156 read_delay_fall, dq22 : 120 read_delay_rise, dq22 : 144 read_delay_fall, dq23 : 126 read_delay_rise, dq23 : 150 read_delay_fall, dq24 : 108 read_delay_rise, dq24 : 132 read_delay_fall, dq25 : 114 read_delay_rise, dq25 : 138 read_delay_fall, dq26 : 120 read_delay_rise, dq26 : 138 read_delay_fall, dq27 : 114 read_delay_rise, dq27 : 150 read_delay_fall, dq28 : 108 read_delay_rise, dq28 : 120 read_delay_fall, dq29 : 114 read_delay_rise, dq29 : 150 read_delay_fall, dq30 : 114 read_delay_rise, dq30 : 132 read_delay_fall, dq31 : 120 read_delay_rise, dq31 : 150 Write DQ Training: write_delay, dq0 : 1100 write_delay, dq1 : 1100 write_delay, dq2 : 1089 write_delay, dq3 : 1089 write_delay, dq4 : 1089 write_delay, dq5 : 1089 write_delay, dq6 : 1100 write_delay, dq7 : 1100 write_delay, dq8 : 1091 write_delay, dq9 : 1075 write_delay, dq10 : 1110 write_delay, dq11 : 1103 write_delay, dq12 : 1103 write_delay, dq13 : 1080 write_delay, dq14 : 1103 write_delay, dq15 : 1098 write_delay, dq16 : 1100 write_delay, dq17 : 1100 write_delay, dq18 : 1112 write_delay, dq19 : 1100 write_delay, dq20 : 1100 write_delay, dq21 : 1100 write_delay, dq22 : 1100 write_delay, dq23 : 1100 write_delay, dq24 : 1100 write_delay, dq25 : 1100 write_delay, dq26 : 1112 write_delay, dq27 : 1100 write_delay, dq28 : 1112 write_delay, dq29 : 1100 write_delay, dq30 : 1100 write_delay, dq31 : 1112 Calibration Registers: CAL_OBS_0: 0x00813695 CAL_OBS_2: 0x00813793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00136950 CAL_OBS_5: 0x00137938 CAL_OBS_6: 0x00f3695f CAL_OBS_7: 0x03f3793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0366 phy_grp1_slave_delay_0: 0x0366 phy_grp2_slave_delay_0: 0x0378 phy_grp3_slave_delay_0: 0x0384 phy_grp0_slave_delay_1: 0x0364 phy_grp1_slave_delay_1: 0x0366 phy_grp2_slave_delay_1: 0x0378 phy_grp3_slave_delay_1: 0x0364 phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 1; CS 1 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x21 DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x25 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x22 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x21 ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 356 CA Bit 1 delay: 345 CA Bit 2 delay: 368 CA Bit 3 delay: 342 CA Bit 4 delay: 35b CA Bit 5 delay: 356 Write Leveling: DQ Lane 0 WRDQS: 0xae DQ Lane 1 WRDQS: 0xea DQ Lane 2 WRDQS: 0x7e DQ Lane 3 WRDQS: 0xa2 DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 92 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 44 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 104 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 56 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 138 read_delay_rise, dq0 : 150 read_delay_fall, dq1 : 120 read_delay_rise, dq1 : 132 read_delay_fall, dq2 : 126 read_delay_rise, dq2 : 138 read_delay_fall, dq3 : 126 read_delay_rise, dq3 : 150 read_delay_fall, dq4 : 120 read_delay_rise, dq4 : 132 read_delay_fall, dq5 : 138 read_delay_rise, dq5 : 150 read_delay_fall, dq6 : 126 read_delay_rise, dq6 : 138 read_delay_fall, dq7 : 126 read_delay_rise, dq7 : 150 read_delay_fall, dq8 : 126 read_delay_rise, dq8 : 144 read_delay_fall, dq9 : 126 read_delay_rise, dq9 : 150 read_delay_fall, dq10 : 120 read_delay_rise, dq10 : 138 read_delay_fall, dq11 : 126 read_delay_rise, dq11 : 138 read_delay_fall, dq12 : 126 read_delay_rise, dq12 : 138 read_delay_fall, dq13 : 126 read_delay_rise, dq13 : 150 read_delay_fall, dq14 : 114 read_delay_rise, dq14 : 138 read_delay_fall, dq15 : 126 read_delay_rise, dq15 : 144 read_delay_fall, dq16 : 138 read_delay_rise, dq16 : 150 read_delay_fall, dq17 : 150 read_delay_rise, dq17 : 156 read_delay_fall, dq18 : 126 read_delay_rise, dq18 : 138 read_delay_fall, dq19 : 144 read_delay_rise, dq19 : 156 read_delay_fall, dq20 : 138 read_delay_rise, dq20 : 144 read_delay_fall, dq21 : 138 read_delay_rise, dq21 : 150 read_delay_fall, dq22 : 132 read_delay_rise, dq22 : 138 read_delay_fall, dq23 : 138 read_delay_rise, dq23 : 156 read_delay_fall, dq24 : 120 read_delay_rise, dq24 : 120 read_delay_fall, dq25 : 120 read_delay_rise, dq25 : 126 read_delay_fall, dq26 : 138 read_delay_rise, dq26 : 132 read_delay_fall, dq27 : 120 read_delay_rise, dq27 : 138 read_delay_fall, dq28 : 114 read_delay_rise, dq28 : 120 read_delay_fall, dq29 : 126 read_delay_rise, dq29 : 138 read_delay_fall, dq30 : 126 read_delay_rise, dq30 : 126 read_delay_fall, dq31 : 126 read_delay_rise, dq31 : 138 Write DQ Training: write_delay, dq0 : 1100 write_delay, dq1 : 1112 write_delay, dq2 : 1100 write_delay, dq3 : 1096 write_delay, dq4 : 1112 write_delay, dq5 : 1100 write_delay, dq6 : 1100 write_delay, dq7 : 1112 write_delay, dq8 : 1103 write_delay, dq9 : 1103 write_delay, dq10 : 1103 write_delay, dq11 : 1103 write_delay, dq12 : 1103 write_delay, dq13 : 1103 write_delay, dq14 : 1103 write_delay, dq15 : 1103 write_delay, dq16 : 1116 write_delay, dq17 : 1105 write_delay, dq18 : 1128 write_delay, dq19 : 1105 write_delay, dq20 : 1105 write_delay, dq21 : 1116 write_delay, dq22 : 1105 write_delay, dq23 : 1105 write_delay, dq24 : 1116 write_delay, dq25 : 1116 write_delay, dq26 : 1116 write_delay, dq27 : 1139 write_delay, dq28 : 1116 write_delay, dq29 : 1112 write_delay, dq30 : 1116 write_delay, dq31 : 1116 Calibration Registers: CAL_OBS_0: 0x00813695 CAL_OBS_2: 0x00813793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00136950 CAL_OBS_5: 0x00137938 CAL_OBS_6: 0x00f3695f CAL_OBS_7: 0x03f3793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0366 phy_grp1_slave_delay_0: 0x0366 phy_grp2_slave_delay_0: 0x0378 phy_grp3_slave_delay_0: 0x0384 phy_grp0_slave_delay_1: 0x0364 phy_grp1_slave_delay_1: 0x0366 phy_grp2_slave_delay_1: 0x0378 phy_grp3_slave_delay_1: 0x0364 phy_top_train_calib_error_info: 0x00000000 DRAM VREF Values: mr12_f1_cs0: 0x0000001e mr12_f1_cs1: 0x00000022 mr12_f1_cs2: 0x00000024 mr12_f1_cs3: 0x0000001f mr12_f2_cs0: 0x0000001f mr12_f2_cs1: 0x00000023 mr12_f2_cs2: 0x00000023 mr12_f2_cs3: 0x00000020 mr14_f1_cs0: 0x00000023 mr14_f1_cs1: 0x00000022 mr14_f1_cs2: 0x00000020 mr14_f1_cs3: 0x00000020 mr14_f2_cs0: 0x00000022 mr14_f2_cs1: 0x00000024 mr14_f2_cs2: 0x00000020 mr14_f2_cs3: 0x0000001f PHY IO Pad TERM Registers: PHY_1320: 0x00013695 PHY_1321: 0x00013695 PHY_1322: 0x00013695 PHY_1323: 0x00013695 PHY_1324: 0x00013695 PHY_1325: 0x00013793 PHY_1326: 0x00013793 PHY_1327: 0x00013695 PHY_1328: 0x00013695 Enhanced Error Reporting: DQS Gate Error: 0 Training Error: 0 FSM Tran Error: 0 PLL Error: 0 Parity Error: 0 Timeout Error: 1 Timeout Error Info: dfi_rddata_valid Timeout: 0 Max PLL lock assertion Timeout: 1 Min PLL lock assertion Timeout: 0 DFI PHY master interface Timeout: 0 dfi_phyupd_req (PI - PHY) Timeout: 0 dfi_phyupd_req (CTL - PHY) Timeout: 0 dfi_lp_ack Timeout: 0 DFS change @ PI - PHY Timeout: 0 DFS change @ CTL -PHY Timeout: 0 CA / CS training Timeout: 0 WRLVL training Timeout: 0 RDGATE training Timeout: 0 RDDATA training Timeout: 0 WDQ training Timeout: 0 PLL Frequency Error: 0x0