8GHzの3dB帯域幅および10GHzの使用可能帯域幅で直接デジタル化を可能にする高速ADC製品ファミリ

Tommy Neu | 2017年8月17日

高速デジタイザでアナログ入力信号をデジタル領域へと変換することにより、高度なデジタル信号処理(DSP)技術が適用できるようになり、高速システムを大幅に改良することが可能になりました。レシーバ内部では、アナログ/デジタル・コンバータ(ADC)が中間周波数(IF)アンプの出力に配置され、1~2GHzのLバンド周波数でIF信号を直接サンプリングできるようになっています。これらの高速データ・コンバータは、従来のIFサンプリング・アーキテクチャに比べてAC性能が少し劣ります。

しかし現在は、テキサス・インスツルメンツADC 12DJ3200ファミリのような高速コンバータの利用により、8GHz以上の周波数でRF入力信号の直接変換が可能になりました。12ビットのADC 12DJ3200デジタイザは、シングル・チャネルまたはデュアル・チャネルのいずれかのモードで使用でき、シングル・チャネルのサンプリング・レートは最大6.4Gサンプル/秒、デュアル・チャネルのサンプリング・レートは最大3.2Gサンプル/秒となっています。高速データ・コンバータの進化における次の段階を象徴するデバイスであり、通信、レーダ、電子対抗手段(ECM)、電子諜報(ELINT)、信号諜報(SIGINT)といったシステムを含む広範なアプリケーションに活用できます。

ADC 12DJ3200 ADCのフルパワー3dB入力帯域幅は8GHzですが、使用可能周波数範囲は10GHzを上回ります。微弱な信号を処理するための特長として、デュアル・チャネル・モードで-151.8dB/Hzのフルスケール(FS)ノイズ・フロアを備えており、シングル・チャネル・モードではさらに-154.6dBFS/Hzまで低下します。このADCには、最大16個のシリアル化されたレーンを含む高速JESD204B出力インターフェイスが組み込まれ、最大12Gb/秒のデータ転送レートがサポートされています。このADC(図1の評価ボード上に搭載)のフルパワー3dB入力帯域幅は8GHzですが、使用可能周波数範囲は10GHzを上回ります。微弱な信号を処理するための特長として、デュアル・チャネル・モードで-151.8dB/Hzのフルスケール(FS)ノイズ・フロアを備えており、シングル・チャネル・モードではさらに-154.6dBFS/Hzまで低下します。

 

1.この評価ボードには、12ビットの分解能、最大6.4Gサンプル/秒のサンプリング・レート、10GHzの使用可能帯域幅で動作する、高速ADC 12DJ3200アナログ/デジタル・コンバータ(ADC)が搭載されています。

このADCには、最大16個のシリアル化されたレーンを含む高速JESD204B出力インターフェイスが組み込まれ、最大12Gb/秒のデータ転送レートがサポートされています。レーンの数は、ビット・レートのトレードオフに応じてさまざまな方法で構成できます。位相アレイ・アンテナや複数入力/複数出力(MIMO)アンテナのような、複数の素子を使用したシステム設計を単純化するため、コンバータには同期機能(ノイズなしのアパーチャ遅延やSYSREFウィンドウ処理など)が組み込まれています。

SまたはCバンド周波数で適用できる直接サンプリング・アーキテクチャを使用した、ADC 12DJ3200 ADCに代表される次世代データ・コンバータにより、システム・サイズの小型化、瞬時帯域幅(IBW)の拡大、信号チェーンの複雑さの低減など、数多くの魅力的な恩恵が高速システムにもたらされます。もちろん、システム設計者が高度な信号処理技術をシステムの信号チェーンの初期段階に適用すれば、そのレーダまたはEWシステムから受信した信号をデジタル領域でほとんど瞬時に処理する機能により、さらに多くの利点がもたらされることになります。では、これらの利点について詳しく見ていきましょう。

部品サイズの小型化

高速システムでは、高い周波数を扱う場合に、より波長の短い信号と小さいサイズの物理および電子部品が必要になるため、信号チェーン内のほとんどの部品がその影響を受けます。影響を受ける部品は、アンテナやフィルタから、整合素子やバイパス・コンデンサなどの受動部品まで多岐にわたります。レーダ・システムでは指向性の高いエネルギー・ビームのみが使用されており、分散型の位相アレイ・アンテナを使ったビームフォーミング技術により、ビームを正確に制御できます。このようなアンテナは、数多くの個別の放射素子から構成され、それぞれの素子が位相シフタを備えています。ビームは各放射素子から放射される信号の位相をシフトさせることによって形成され、アンテナ素子の複合的な効果により、大電力のエネルギー・ビームが目標とする方向に誘導されます。

2.MIT Lincoln Laboratoryで開発されたこのシステムは、多機能位相アレイ(MPAR)の一例です。

最新の位相アレイ・レーダは、複数の目標の同時追跡(図2を可能にするため、実際に何千ものアンテナ素子を搭載できるので、個々の素子は非常に小さく、かつ極めて低い電力レベルで動作しなければなりません。そのため、電気的波長が大幅に小さくなるSまたはCバンド周波数でレーダ・システムを開発することが、主な目的となります(表を参照)。高い周波数で動作させると、伝送経路での損失も大きくなりますが、そのような信号減衰の増加を軽減するための技術として、二重偏波などがあります。たとえばCバンド気象レーダは、500km以上の広範囲に対応できます。

各種バンドの周波数と波長の比較

周波数帯

周波数範囲

波長(λ)

アンテナ・サイズ(λ/4)

Lバンド

1~2GHz

60~30cm

15.0~7.5cm

Sバンド

2~4GHz

15.0~7.5cm

3.75~1.90cm

Cバンド

4~8GHz

7.5~3.75cm

1.9~0.9cm

IBWの拡大

高い周波数帯への移行を後押しする最大の要因は、おそらく、多数の商業用および産業用アプリケーションが低い周波数帯に密集しているため、高周波数帯では使用できる周波数スペクトルの範囲が広いという点です。Sバンド周波数では最大2GHzのIBWが得られますが、一方でCバンド周波数でのIBWは4GHzと、周波数ホッピングには十分過ぎるスペクトルであり、さらに広い帯域幅要件のあるシステムにも対応できます。Cバンドまでの周波数を対象とする直接RFサンプリング・コンバータでは、通常はLバンド、Sバンド、Cバンドの各周波数間で周波数ホッピングを行うことも可能であり、システム設計の柔軟性が大幅に向上します。

高IBWを処理するための主な要件の1つとして、コンバータのサンプリング・レートが十分であることが挙げられます。高度な相補型金属酸化膜半導体(CMOS)プロセスを想定して設計された、最新のRF Gb/sサンプリング・レートのデータ・コンバータは、高い電力効率と最小限の処理遅延で広い帯域幅をデジタル化できます。ADC 12DJ3200ファミリの製品のような高速データ・コンバータでは、シングル・チャネル動作で最大6.4Gサンプル/秒のサンプリング・レートと、8GHzを上回る入力帯域幅がサポートされています。これにより、Cバンド周波数で2GHz以上(図3、Sバンド周波数では1GHz以上のIBWのデジタル化が可能となり、アンチエイリアシング・フィルタの遷移帯域用に十分な周波数を残すことができます。

 

3.この周波数プランは、高速データ・コンバータを使用し、Cバンド周波数で2GHz、Sバンド周波数で1GHzを超える瞬時帯域幅をサンプリングするための戦略を示しています。

広帯域電子防衛システム(ECM、ELINT、SIGINTシステムなど)の多くは、隣接する幅広い周波数範囲(例:DC~18GHz)にわたって動作するように設計されていますが、デジタイザに制限があることから、こうしたシステムはこれまで一度に少しずつ(1GHz区切りなどで)その周波数範囲に対応してきました。デジタイザがより広範囲のIBWを扱えるようになったことで、これらのシステムではスペクトル・スキャンや応答時間を大幅に高速化することが可能となっています。

複雑さの低減

前述したように、位相アレイ・システムは何千もの個別素子で構成されており、実用的なサイズで長期的な信頼性に優れたアンテナ・アレイを作るために��、各素子を小型で熱効率の高いものにしなければなりません。SまたはCバンド周波数のより短い波長に移行する場合には、この点が特に当てはまります。直接RFサンプリングは、レシーバ内の周波数下方変換段をすべて排除できる、非常に望ましいアーキテクチャを備えています(図4。つまり、周波数ミキサ、アンプ、フィルタを含むさまざまな高周波数部品と、それらの部品用のマッチング回路や電源を削減できることになります。

 

4.2種類のレシーバ・アーキテクチャ、標準スーパーヘテロダインと直接RFサンプリングの信号チェーンを示しています。

 

これらの部品を排除することは、サイズ、重量、消費電力(SWaP)の節約だけでなく、潜在的な故障原因を統計的に削減することにもつながるので、システム全体での信頼性を向上させることができます。信号チェーンを高い周波数で維持することにより、フィルタリング要件は単純になります。抵抗、コンデンサ、インダクタなどのフィルタ構造に必要な受動部品素子の値がはるかに小さくなり、それらの回路素子が高波長化で大幅に小型化されます。

当然ながら、直接RFサンプリングは従来のスーパーヘテロダイン・レシーバ・アーキテクチャと比較するとシステム設計にいくつかの違いがあります。たとえば従来型では、事前フィルタリング済み周波数スペクトルの小さめの部分が周波数ミキサによって変換され、その後ADCによってデジタル化されますが、直接RFサンプリング手法では、すべての不要な信号やノイズを含む入力帯域幅全体がデジタル化されます。そのため、直接RFサンプリングを使用するすべてのレシーバ設計には、望ましくない帯域外干渉が十分に軽減され、レシーバの感度が低下しないようにするために、効果的なRFフィルタ分析が必要とされます。

RF信号チェーン内での信号損失を最小化するには、ある部品から次の部品へのスムーズなインピーダンス遷移を実現するために、インピーダンス・マッチング回路を使用します。このため、(RFサンプリング・コンバータと同様に)広い周波数スペクトルをデジタル化する場合は、効果的なマッチング回路が不可欠となります。周波数範囲全体での入力反射損失(S11)が良好なADC 12DJ3200 ADCなどの高速データ・コンバータを使用することで、マッチング回路の要件を単純化できます。

ADC 12DJ3200ファミリのADCは、8GHzの3dB帯域幅と10GHzの使用可能帯域幅での直接変換に必要とされる性能レベルを備えています。直接RFサンプリング・アーキテクチャを採用することで、 高速システムのレシーバを1つまたは2つの少ない周波数変換段で設計できるようになり、それが部品数の削減やレシーバ・アーキテクチャの簡素化につながっています。システム・レベルでの性能には、まだ目に見える恩恵はありませんが、創造性に富んだシステム・レベルの設計者によって、今後確実に実現されることになるでしょう。

Anonymous