ADC3561: adc3561 时钟输入

Tool/software:

我在使用ADC3561时发现数据输出存在一个2mVpp的噪声，排查问题过程中我发现将示波器探头点到时钟输入管脚可以消除此噪声。
我的时钟是由FPGA直接提供给AD3561的，最初提供的是LVDS信号，我还能提供2.5V VCCO下的差分电压时钟。通过测试，我发现如果提供1.8V单端时钟，也可改善此噪声信号。
在datasheet中并没有对输入时钟电平的要求，请问应该提供什么电平的时钟？