CRCエラー検出は、どのタイミングで実行されるのでしょうか。
現在、コントローラから"PayLoad=1032バイト"のデータ、デバイスから"PayLoad=192"のデータの送受信を考えていますが、
両データともに「RX L1 FIFO」及び「RX L2 FIFO」のサイズ以上になります。
その為、専用領域が必要なのかを判断したいです。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
CRCエラー検出は、どのタイミングで実行されるのでしょうか。
現在、コントローラから"PayLoad=1032バイト"のデータ、デバイスから"PayLoad=192"のデータの送受信を考えていますが、
両データともに「RX L1 FIFO」及び「RX L2 FIFO」のサイズ以上になります。
その為、専用領域が必要なのかを判断したいです。
When is CRC error detection executed?
I'm thinking of sending and receiving "PayLoad = 1032 bytes" data from the controller and "PayLoad = 192" data from the device.
Both data are larger than the size of "RX L1 FIFO" and "RX L2 FIFO", so I would like to determine whether a dedicated area is required.
Hi Sanjeev
Please let me know your latest situation for this question? I need your reply soon.
CRC error check performed post seeing RX_EOF (RX_DV de-assertion for MII and equivalent for RGMII). This is a HW feature for CRC-32 polynomial used by Etherrnet.
Yes - of course you need to accumulate packet payload bytes in either OCRAM or ICSS DMEM/SMEM/BSRAM in this case. You may use SBxO instruction or XFR2VBUS WR DMA widget for this purpose,
[日本語]
受信したパケットデータは、PreambleからFCSまでの全てを蓄積する必要がありますか。
[English]
Is it necessary to store all received packet data from Preamble to FCS?
Is it necessary to store all received packet data from Preamble to FCS?
HW CRC computation is excluding 8 preamble bytes. Whether to store preamble and/or FCS is dependent on end use case