Hi TI experts,
My customer provided a TDA4VE 2133Mhz LP4 CCS log.
About DDR training data in this log.
Whether the frequency 0 is represents the frequency set 0 in the "Jacinto7_DDRSS_RegConfigTool" ?. And frequency 1 represents the frequency set 1=2133Mhz in the "Jacinto7_DDRSS_RegConfigTool" ?
DDR training will gets different delay data for different CA and DQ signals. If my guess is correct, does this log mean that 2133MHz is not training correctly?
[MCU_Cortex_R5_0] Training Results; Frequency 0; CS 0
PHY Vref Training:
DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2a
DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x28
DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x28
DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2c
ACC Vref Control: 0x7ab
CA Training:
LP4 CA Programmed Delays:
CA Bit 0 delay: 34c
CA Bit 1 delay: 340
CA Bit 2 delay: 34f
CA Bit 3 delay: 336
CA Bit 4 delay: 34c
CA Bit 5 delay: 354
....
Training Results; Frequency 1; CS 0
PHY Vref Training:
DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2b
DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x2b
DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x2b
DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2b
ACC Vref Control: 0x7ab
CA Training:
LP4 CA Programmed Delays:
CA Bit 0 delay: 300
CA Bit 1 delay: 300
CA Bit 2 delay: 300
CA Bit 3 delay: 300
CA Bit 4 delay: 300
CA Bit 5 delay: 300
....
[MCU_Cortex_R5_0] Training Results; Frequency 0; CS 0 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2a DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x28 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x28 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2c ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 34c CA Bit 1 delay: 340 CA Bit 2 delay: 34f CA Bit 3 delay: 336 CA Bit 4 delay: 34c CA Bit 5 delay: 354 Write Leveling: DQ Lane 0 WRDQS: 0xd8 DQ Lane 1 WRDQS: 0x110 DQ Lane 2 WRDQS: 0xd8 DQ Lane 3 WRDQS: 0xfe DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 182 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 98 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 236 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 212 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 126 read_delay_rise, dq0 : 114 read_delay_fall, dq1 : 126 read_delay_rise, dq1 : 114 read_delay_fall, dq2 : 132 read_delay_rise, dq2 : 114 read_delay_fall, dq3 : 156 read_delay_rise, dq3 : 156 read_delay_fall, dq4 : 138 read_delay_rise, dq4 : 132 read_delay_fall, dq5 : 150 read_delay_rise, dq5 : 144 read_delay_fall, dq6 : 150 read_delay_rise, dq6 : 144 read_delay_fall, dq7 : 156 read_delay_rise, dq7 : 144 read_delay_fall, dq8 : 144 read_delay_rise, dq8 : 126 read_delay_fall, dq9 : 150 read_delay_rise, dq9 : 126 read_delay_fall, dq10 : 132 read_delay_rise, dq10 : 114 read_delay_fall, dq11 : 162 read_delay_rise, dq11 : 144 read_delay_fall, dq12 : 144 read_delay_rise, dq12 : 132 read_delay_fall, dq13 : 174 read_delay_rise, dq13 : 156 read_delay_fall, dq14 : 156 read_delay_rise, dq14 : 144 read_delay_fall, dq15 : 168 read_delay_rise, dq15 : 144 read_delay_fall, dq16 : 120 read_delay_rise, dq16 : 156 read_delay_fall, dq17 : 132 read_delay_rise, dq17 : 156 read_delay_fall, dq18 : 114 read_delay_rise, dq18 : 144 read_delay_fall, dq19 : 126 read_delay_rise, dq19 : 150 read_delay_fall, dq20 : 126 read_delay_rise, dq20 : 168 read_delay_fall, dq21 : 144 read_delay_rise, dq21 : 174 read_delay_fall, dq22 : 120 read_delay_rise, dq22 : 156 read_delay_fall, dq23 : 144 read_delay_rise, dq23 : 174 read_delay_fall, dq24 : 114 read_delay_rise, dq24 : 132 read_delay_fall, dq25 : 108 read_delay_rise, dq25 : 132 read_delay_fall, dq26 : 108 read_delay_rise, dq26 : 132 read_delay_fall, dq27 : 114 read_delay_rise, dq27 : 138 read_delay_fall, dq28 : 126 read_delay_rise, dq28 : 150 read_delay_fall, dq29 : 138 read_delay_rise, dq29 : 162 read_delay_fall, dq30 : 126 read_delay_rise, dq30 : 150 read_delay_fall, dq31 : 138 read_delay_rise, dq31 : 162 Write DQ Training: write_delay, dq0 : 980 write_delay, dq1 : 982 write_delay, dq2 : 998 write_delay, dq3 : 984 write_delay, dq4 : 976 write_delay, dq5 : 962 write_delay, dq6 : 938 write_delay, dq7 : 960 write_delay, dq8 : 952 write_delay, dq9 : 955 write_delay, dq10 : 961 write_delay, dq11 : 954 write_delay, dq12 : 967 write_delay, dq13 : 953 write_delay, dq14 : 946 write_delay, dq15 : 959 write_delay, dq16 : 940 write_delay, dq17 : 938 write_delay, dq18 : 956 write_delay, dq19 : 964 write_delay, dq20 : 960 write_delay, dq21 : 953 write_delay, dq22 : 956 write_delay, dq23 : 942 write_delay, dq24 : 973 write_delay, dq25 : 972 write_delay, dq26 : 970 write_delay, dq27 : 989 write_delay, dq28 : 958 write_delay, dq29 : 946 write_delay, dq30 : 965 write_delay, dq31 : 964 Calibration Registers: CAL_OBS_0: 0x00812695 CAL_OBS_2: 0x00812793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00126950 CAL_OBS_5: 0x00127938 CAL_OBS_6: 0x00f2695f CAL_OBS_7: 0x03f2793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0373 phy_grp1_slave_delay_0: 0x0373 phy_grp2_slave_delay_0: 0x0372 phy_grp3_slave_delay_0: 0x033d phy_grp0_slave_delay_1: 0x035d phy_grp1_slave_delay_1: 0x0373 phy_grp2_slave_delay_1: 0x0372 phy_grp3_slave_delay_1: 0x035d phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 0; CS 1 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2a DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x28 DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x28 DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2c ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 34c CA Bit 1 delay: 340 CA Bit 2 delay: 34f CA Bit 3 delay: 336 CA Bit 4 delay: 34c CA Bit 5 delay: 354 Write Leveling: DQ Lane 0 WRDQS: 0xcc DQ Lane 1 WRDQS: 0x11c DQ Lane 2 WRDQS: 0xd8 DQ Lane 3 WRDQS: 0x116 DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 158 lat_adj: 6 DQS Gate Lane 1 : slave_delay: 86 lat_adj: 6 DQS Gate Lane 2 : slave_delay: 86 lat_adj: 6 DQS Gate Lane 3 : slave_delay: 140 lat_adj: 6 Read Leveling: read_delay_fall, dq0 : 114 read_delay_rise, dq0 : 126 read_delay_fall, dq1 : 108 read_delay_rise, dq1 : 120 read_delay_fall, dq2 : 114 read_delay_rise, dq2 : 126 read_delay_fall, dq3 : 138 read_delay_rise, dq3 : 150 read_delay_fall, dq4 : 120 read_delay_rise, dq4 : 132 read_delay_fall, dq5 : 144 read_delay_rise, dq5 : 162 read_delay_fall, dq6 : 132 read_delay_rise, dq6 : 144 read_delay_fall, dq7 : 144 read_delay_rise, dq7 : 150 read_delay_fall, dq8 : 120 read_delay_rise, dq8 : 138 read_delay_fall, dq9 : 132 read_delay_rise, dq9 : 132 read_delay_fall, dq10 : 120 read_delay_rise, dq10 : 132 read_delay_fall, dq11 : 162 read_delay_rise, dq11 : 162 read_delay_fall, dq12 : 138 read_delay_rise, dq12 : 150 read_delay_fall, dq13 : 162 read_delay_rise, dq13 : 168 read_delay_fall, dq14 : 138 read_delay_rise, dq14 : 144 read_delay_fall, dq15 : 162 read_delay_rise, dq15 : 162 read_delay_fall, dq16 : 144 read_delay_rise, dq16 : 138 read_delay_fall, dq17 : 150 read_delay_rise, dq17 : 138 read_delay_fall, dq18 : 138 read_delay_rise, dq18 : 114 read_delay_fall, dq19 : 144 read_delay_rise, dq19 : 126 read_delay_fall, dq20 : 162 read_delay_rise, dq20 : 138 read_delay_fall, dq21 : 168 read_delay_rise, dq21 : 150 read_delay_fall, dq22 : 150 read_delay_rise, dq22 : 132 read_delay_fall, dq23 : 168 read_delay_rise, dq23 : 150 read_delay_fall, dq24 : 126 read_delay_rise, dq24 : 126 read_delay_fall, dq25 : 114 read_delay_rise, dq25 : 114 read_delay_fall, dq26 : 120 read_delay_rise, dq26 : 120 read_delay_fall, dq27 : 126 read_delay_rise, dq27 : 132 read_delay_fall, dq28 : 150 read_delay_rise, dq28 : 150 read_delay_fall, dq29 : 150 read_delay_rise, dq29 : 156 read_delay_fall, dq30 : 144 read_delay_rise, dq30 : 144 read_delay_fall, dq31 : 156 read_delay_rise, dq31 : 168 Write DQ Training: write_delay, dq0 : 962 write_delay, dq1 : 988 write_delay, dq2 : 974 write_delay, dq3 : 966 write_delay, dq4 : 952 write_delay, dq5 : 949 write_delay, dq6 : 950 write_delay, dq7 : 951 write_delay, dq8 : 968 write_delay, dq9 : 974 write_delay, dq10 : 977 write_delay, dq11 : 950 write_delay, dq12 : 963 write_delay, dq13 : 959 write_delay, dq14 : 962 write_delay, dq15 : 975 write_delay, dq16 : 956 write_delay, dq17 : 944 write_delay, dq18 : 962 write_delay, dq19 : 953 write_delay, dq20 : 956 write_delay, dq21 : 954 write_delay, dq22 : 960 write_delay, dq23 : 948 write_delay, dq24 : 965 write_delay, dq25 : 973 write_delay, dq26 : 972 write_delay, dq27 : 981 write_delay, dq28 : 969 write_delay, dq29 : 948 write_delay, dq30 : 957 write_delay, dq31 : 965 Calibration Registers: CAL_OBS_0: 0x00812695 CAL_OBS_2: 0x00812793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00126950 CAL_OBS_5: 0x00127938 CAL_OBS_6: 0x00f2695f CAL_OBS_7: 0x03f2793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0373 phy_grp1_slave_delay_0: 0x0373 phy_grp2_slave_delay_0: 0x0372 phy_grp3_slave_delay_0: 0x033d phy_grp0_slave_delay_1: 0x035d phy_grp1_slave_delay_1: 0x0373 phy_grp2_slave_delay_1: 0x0372 phy_grp3_slave_delay_1: 0x035d phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 1; CS 0 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2b ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 300 CA Bit 1 delay: 300 CA Bit 2 delay: 300 CA Bit 3 delay: 300 CA Bit 4 delay: 300 CA Bit 5 delay: 300 Write Leveling: DQ Lane 0 WRDQS: 0x0 DQ Lane 1 WRDQS: 0x0 DQ Lane 2 WRDQS: 0x0 DQ Lane 3 WRDQS: 0x0 DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 1 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 2 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 3 : slave_delay: 450 lat_adj: 5 Read Leveling: read_delay_fall, dq0 : 160 read_delay_rise, dq0 : 160 read_delay_fall, dq1 : 160 read_delay_rise, dq1 : 160 read_delay_fall, dq2 : 160 read_delay_rise, dq2 : 160 read_delay_fall, dq3 : 160 read_delay_rise, dq3 : 160 read_delay_fall, dq4 : 160 read_delay_rise, dq4 : 160 read_delay_fall, dq5 : 160 read_delay_rise, dq5 : 160 read_delay_fall, dq6 : 160 read_delay_rise, dq6 : 160 read_delay_fall, dq7 : 160 read_delay_rise, dq7 : 160 read_delay_fall, dq8 : 160 read_delay_rise, dq8 : 160 read_delay_fall, dq9 : 160 read_delay_rise, dq9 : 160 read_delay_fall, dq10 : 160 read_delay_rise, dq10 : 160 read_delay_fall, dq11 : 160 read_delay_rise, dq11 : 160 read_delay_fall, dq12 : 160 read_delay_rise, dq12 : 160 read_delay_fall, dq13 : 160 read_delay_rise, dq13 : 160 read_delay_fall, dq14 : 160 read_delay_rise, dq14 : 160 read_delay_fall, dq15 : 160 read_delay_rise, dq15 : 160 read_delay_fall, dq16 : 160 read_delay_rise, dq16 : 160 read_delay_fall, dq17 : 160 read_delay_rise, dq17 : 160 read_delay_fall, dq18 : 160 read_delay_rise, dq18 : 160 read_delay_fall, dq19 : 160 read_delay_rise, dq19 : 160 read_delay_fall, dq20 : 160 read_delay_rise, dq20 : 160 read_delay_fall, dq21 : 160 read_delay_rise, dq21 : 160 read_delay_fall, dq22 : 160 read_delay_rise, dq22 : 160 read_delay_fall, dq23 : 160 read_delay_rise, dq23 : 160 read_delay_fall, dq24 : 160 read_delay_rise, dq24 : 160 read_delay_fall, dq25 : 160 read_delay_rise, dq25 : 160 read_delay_fall, dq26 : 160 read_delay_rise, dq26 : 160 read_delay_fall, dq27 : 160 read_delay_rise, dq27 : 160 read_delay_fall, dq28 : 160 read_delay_rise, dq28 : 160 read_delay_fall, dq29 : 160 read_delay_rise, dq29 : 160 read_delay_fall, dq30 : 160 read_delay_rise, dq30 : 160 read_delay_fall, dq31 : 160 read_delay_rise, dq31 : 160 Write DQ Training: write_delay, dq0 : 640 write_delay, dq1 : 640 write_delay, dq2 : 640 write_delay, dq3 : 640 write_delay, dq4 : 640 write_delay, dq5 : 640 write_delay, dq6 : 640 write_delay, dq7 : 640 write_delay, dq8 : 640 write_delay, dq9 : 640 write_delay, dq10 : 640 write_delay, dq11 : 640 write_delay, dq12 : 640 write_delay, dq13 : 640 write_delay, dq14 : 640 write_delay, dq15 : 640 write_delay, dq16 : 640 write_delay, dq17 : 640 write_delay, dq18 : 640 write_delay, dq19 : 640 write_delay, dq20 : 640 write_delay, dq21 : 640 write_delay, dq22 : 640 write_delay, dq23 : 640 write_delay, dq24 : 640 write_delay, dq25 : 640 write_delay, dq26 : 640 write_delay, dq27 : 640 write_delay, dq28 : 640 write_delay, dq29 : 640 write_delay, dq30 : 640 write_delay, dq31 : 640 Calibration Registers: CAL_OBS_0: 0x00812695 CAL_OBS_2: 0x00812793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00126950 CAL_OBS_5: 0x00127938 CAL_OBS_6: 0x00f2695f CAL_OBS_7: 0x03f2793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0390 phy_grp1_slave_delay_0: 0x0390 phy_grp2_slave_delay_0: 0x0390 phy_grp3_slave_delay_0: 0x0390 phy_grp0_slave_delay_1: 0x0390 phy_grp1_slave_delay_1: 0x0390 phy_grp2_slave_delay_1: 0x0390 phy_grp3_slave_delay_1: 0x0390 phy_top_train_calib_error_info: 0x00000000 Training Results; Frequency 1; CS 1 PHY Vref Training: DQ Lane 0 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 1 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 2 Vref Mode: 0x7 Vref Sel: 0x2b DQ Lane 3 Vref Mode: 0x7 Vref Sel: 0x2b ACC Vref Control: 0x7ab CA Training: LP4 CA Programmed Delays: CA Bit 0 delay: 300 CA Bit 1 delay: 300 CA Bit 2 delay: 300 CA Bit 3 delay: 300 CA Bit 4 delay: 300 CA Bit 5 delay: 300 Write Leveling: DQ Lane 0 WRDQS: 0x0 DQ Lane 1 WRDQS: 0x0 DQ Lane 2 WRDQS: 0x0 DQ Lane 3 WRDQS: 0x0 DQ Lane 0 Write Path Latency Add: 0x0 DQ Lane 1 Write Path Latency Add: 0x0 DQ Lane 2 Write Path Latency Add: 0x0 DQ Lane 3 Write Path Latency Add: 0x0 Gate Training: DQS Gate Lane 0 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 1 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 2 : slave_delay: 450 lat_adj: 5 DQS Gate Lane 3 : slave_delay: 450 lat_adj: 5 Read Leveling: read_delay_fall, dq0 : 160 read_delay_rise, dq0 : 160 read_delay_fall, dq1 : 160 read_delay_rise, dq1 : 160 read_delay_fall, dq2 : 160 read_delay_rise, dq2 : 160 read_delay_fall, dq3 : 160 read_delay_rise, dq3 : 160 read_delay_fall, dq4 : 160 read_delay_rise, dq4 : 160 read_delay_fall, dq5 : 160 read_delay_rise, dq5 : 160 read_delay_fall, dq6 : 160 read_delay_rise, dq6 : 160 read_delay_fall, dq7 : 160 read_delay_rise, dq7 : 160 read_delay_fall, dq8 : 160 read_delay_rise, dq8 : 160 read_delay_fall, dq9 : 160 read_delay_rise, dq9 : 160 read_delay_fall, dq10 : 160 read_delay_rise, dq10 : 160 read_delay_fall, dq11 : 160 read_delay_rise, dq11 : 160 read_delay_fall, dq12 : 160 read_delay_rise, dq12 : 160 read_delay_fall, dq13 : 160 read_delay_rise, dq13 : 160 read_delay_fall, dq14 : 160 read_delay_rise, dq14 : 160 read_delay_fall, dq15 : 160 read_delay_rise, dq15 : 160 read_delay_fall, dq16 : 160 read_delay_rise, dq16 : 160 read_delay_fall, dq17 : 160 read_delay_rise, dq17 : 160 read_delay_fall, dq18 : 160 read_delay_rise, dq18 : 160 read_delay_fall, dq19 : 160 read_delay_rise, dq19 : 160 read_delay_fall, dq20 : 160 read_delay_rise, dq20 : 160 read_delay_fall, dq21 : 160 read_delay_rise, dq21 : 160 read_delay_fall, dq22 : 160 read_delay_rise, dq22 : 160 read_delay_fall, dq23 : 160 read_delay_rise, dq23 : 160 read_delay_fall, dq24 : 160 read_delay_rise, dq24 : 160 read_delay_fall, dq25 : 160 read_delay_rise, dq25 : 160 read_delay_fall, dq26 : 160 read_delay_rise, dq26 : 160 read_delay_fall, dq27 : 160 read_delay_rise, dq27 : 160 read_delay_fall, dq28 : 160 read_delay_rise, dq28 : 160 read_delay_fall, dq29 : 160 read_delay_rise, dq29 : 160 read_delay_fall, dq30 : 160 read_delay_rise, dq30 : 160 read_delay_fall, dq31 : 160 read_delay_rise, dq31 : 160 Write DQ Training: write_delay, dq0 : 640 write_delay, dq1 : 640 write_delay, dq2 : 640 write_delay, dq3 : 640 write_delay, dq4 : 640 write_delay, dq5 : 640 write_delay, dq6 : 640 write_delay, dq7 : 640 write_delay, dq8 : 640 write_delay, dq9 : 640 write_delay, dq10 : 640 write_delay, dq11 : 640 write_delay, dq12 : 640 write_delay, dq13 : 640 write_delay, dq14 : 640 write_delay, dq15 : 640 write_delay, dq16 : 640 write_delay, dq17 : 640 write_delay, dq18 : 640 write_delay, dq19 : 640 write_delay, dq20 : 640 write_delay, dq21 : 640 write_delay, dq22 : 640 write_delay, dq23 : 640 write_delay, dq24 : 640 write_delay, dq25 : 640 write_delay, dq26 : 640 write_delay, dq27 : 640 write_delay, dq28 : 640 write_delay, dq29 : 640 write_delay, dq30 : 640 write_delay, dq31 : 640 Calibration Registers: CAL_OBS_0: 0x00812695 CAL_OBS_2: 0x00812793 CAL_OBS_3: 0xb3000000 CAL_OBS_4: 0x00126950 CAL_OBS_5: 0x00127938 CAL_OBS_6: 0x00f2695f CAL_OBS_7: 0x03f2793f CS Programmed Delays: phy_grp0_slave_delay_0: 0x0390 phy_grp1_slave_delay_0: 0x0390 phy_grp2_slave_delay_0: 0x0390 phy_grp3_slave_delay_0: 0x0390 phy_grp0_slave_delay_1: 0x0390 phy_grp1_slave_delay_1: 0x0390 phy_grp2_slave_delay_1: 0x0390 phy_grp3_slave_delay_1: 0x0390 phy_top_train_calib_error_info: 0x00000000 DRAM VREF Values: mr12_f1_cs0: 0x00000020 mr12_f1_cs1: 0x0000001e mr12_f1_cs2: 0x00000020 mr12_f1_cs3: 0x00000024 mr12_f2_cs0: 0x00000027 mr12_f2_cs1: 0x00000027 mr12_f2_cs2: 0x00000027 mr12_f2_cs3: 0x00000027 mr14_f1_cs0: 0x0000001a mr14_f1_cs1: 0x00000017 mr14_f1_cs2: 0x00000017 mr14_f1_cs3: 0x00000018 mr14_f2_cs0: 0x0000000f mr14_f2_cs1: 0x0000000f mr14_f2_cs2: 0x0000000f mr14_f2_cs3: 0x0000000f PHY IO Pad TERM Registers: PHY_1320: 0x00012695 PHY_1321: 0x00012695 PHY_1322: 0x00012695 PHY_1323: 0x00012695 PHY_1324: 0x00012695 PHY_1325: 0x00012793 PHY_1326: 0x00012793 PHY_1327: 0x00012695 PHY_1328: 0x00012695 Enhanced Error Reporting: DQS Gate Error: 0 Training Error: 0 FSM Tran Error: 0 PLL Error: 0 Parity Error: 0 Timeout Error: 0 PLL Frequency Error: 0x0
Thanks~
