• State Resolved
  • Locked Locked
  • Replies 4 replies
  • Subscribers 100 subscribers
  • Views 1232 views
  • Users 0 members are here
Support feedback
Options
Options
Related

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

Checking AM335x clocks

Guilherme Costa
Intellectual 635 points
Other Parts Discussed in Thread: AM3359

Hi,

I would like to know if there's a way I can check the current clock values for each peripheral, as well as PLLs in kernel space.


Regards,

Guilherme

  • 0
    TI__Guru**** 393215 points
    Hi,

    I will ask the software team to comment if there is a tool for this.
  • 0
    TI__Guru**** 161600 points
    Hi,

    You can use devmem2 to check the register values in PRCM. In order to get the clock values, you will need to calculate them from the values of the corresponding clock dividers and/or pll parameters.

    Best Regards,
    Yordan
  • 0 in reply to Yordan Kovachev
    Intellectual 635 points

    This is a very useful technique! Thanks a lot, Yordan!

  • 0 in reply to Guilherme Costa
    TI__Guru*** 125430 points

    Along similar lines, omapconf has a "show dpll" command that produces an output like this:

    root@am335x-evm:~# omapconf show dpll

    OMAPCONF (rev v1.71-11-g576b01f built Mon Jul 6 15:54:36 EDT 2015)

    HW Platform:

     Generic AM33XX (Flattened Device Tree)

     AM3359 ES2.1 GP Device (UNKNOWN performance ZCZ package (1.0GHz))

    Error: I2C Read failed

    Error: I2C Read failed

    Error: I2C Read failed

    Error: I2C Read failed

     UNKNOWN POWER IC

    Error: I2C Read failed

     UNKNOWN AUDIO IC

    SW Build Details:

     Build:

       Version:  _____                    _____           _         _

     Kernel:

       Version: 3.14.43-g875c69b

       Author: gtbldadm@ubuntu-12

       Toolchain: gcc version 4.7.3 20130226 (prerelease) (crosstool-NG linaro-1.13.1-4.7-2013.03-20130313 - Linaro GCC 2013.03)

       Type: #1

       Date: Mon Jul 6 16:00:11 EDT 2015

    |--------------------------------------------|

    | DPLL Configuration         | DPLL_PER      |

    |--------------------------------------------|

    | Status                     | Locked        |

    |                            |               |

    | Mode                       | Lock          |

    | Automatic Control          | Not Supported |

    |  LPST = Low-Power STop     |               |

    |  LPBP = Low-Power ByPass   |               |

    |  FRBP = Fast-Relock ByPass |               |

    |  MNBP = MN ByPass          |               |

    |                            |               |

    | Sigma-Delta Divider        | 4             |

    | SELFREQDCO                 | 0             |

    |                            |               |

    | Ref. Frequency (MHz)       | 24.000        |

    | M Multiplier Factor        | 960           |

    | N Divider Factor           | 23            |

    | Lock Frequency (MHz)       | 960           |

    |                            |               |

    | CLKOUT Output              |               |

    |   Status                   | Enabled       |

    |   Clock Divider            | 5             |

    |   Clock Speed (MHz)        | 192           |

    |                            |               |

    | CLK_DCO_LDO Output         |               |

    |   Status                   | Enabled       |

    |   Clock Speed (MHz)        | 960           |

    |                            |               |

    |--------------------------------------------|

    |---------------------------------------------------------------------------------------------|

    | DPLL Configuration          | DPLL_CORE     | DPLL_MPU      | DPLL_DDR      | DPLL_DISP     |

    |---------------------------------------------------------------------------------------------|

    | Status                      | Locked        | Locked        | Locked        | Locked        |

    |                             |               |               |               |               |

    | Mode                        | Lock          | Lock          | Lock          | Lock          |

    | Automatic Control           | Not Supported | Not Supported | Not Supported | Not Supported |

    |  LPBP = Low-Power ByPass    |               |               |               |               |

    |  FRBP = Fast-Relock ByPass  |               |               |               |               |

    |  MNBP = MN ByPass           |               |               |               |               |

    | Low-Power Mode              | Disabled      | Disabled      | Disabled      | Disabled      |

    |                             |               |               |               |               |

    | Automatic Recalibration     | Disabled      | Disabled      | Disabled      | Disabled      |

    | Clock Ramping during Relock | Disabled      | Disabled      | Disabled      | Disabled      |

    | Ramping Rate (x REFCLK(s))  | 2             | 2             | 2             | 2             |

    | Ramping Levels              | No Ramp       | No Ramp       | No Ramp       | No Ramp       |

    |                             |               |               |               |               |

    | Bypass Clock                | CLKINP        | CLKINP        | CLKINP        | CLKINP        |

    | Bypass Clock Divider        |               |               |               |               |

    | REGM4XEN Mode               | Disabled      | Disabled      | Disabled      | Disabled      |

    |                             |               |               |               |               |

    | Ref. Frequency (MHz)        | 24.000        | 24.000        | 24.000        | 24.000        |

    | M Multiplier Factor         | 1000          | 25            | 303           | 5             |

    | N Divider Factor            | 23            | 1             | 23            | 1             |

    | Lock Frequency (MHz)        | 1000          | 300           | 303           | 60            |

    |                             |               |               |               |               |

    | M2 Output                   |               |               |               |               |

    |   Status                    |               | Enabled       | Enabled       | Enabled       |

    |   Clock Divider             |               | 1             | 1             | 1             |

    |   Clock Speed (MHz)         |               | 300           | 303           | 60            |

    |                             |               |               |               |               |

    | CLK_DCO_LDO Output          |               |               |               |               |

    |   Status                    | Gated         |               |               |               |

    |   Clock Speed (MHz)         | 2000          |               |               |               |

    |                             |               |               |               |               |

    |                             |               |               |               |               |

    | M4 Output                   |               |               |               |               |

    |   Status                    | Enabled       |               |               |               |

    |   Clock Divider             | 10            |               |               |               |

    |   Clock Speed (MHz)         | 200           |               |               |               |

    |                             |               |               |               |               |

    | M5 Output                   |               |               |               |               |

    |   Status                    | Enabled       |               |               |               |

    |   Clock Divider             | 8             |               |               |               |

    |   Clock Speed (MHz)         | 250           |               |               |               |

    |                             |               |               |               |               |

    | M6 Output                   |               |               |               |               |

    |   Status                    | Gated         |               |               |               |

    |   Clock Divider             | 4             |               |               |               |

    |   Clock Speed (MHz)         | 500           |               |               |               |

    |---------------------------------------------------------------------------------------------|