これが、High Efficiency Video Coding（HEVC）で実現します。 この規格は H.265 とも呼ばれ、H.264/MPEG-4 Advanced Video Coding（AVC）の後続規格です。HEVC は同じビデオ画質でデータ帯域幅を最大 50% 削減します。そのため、HEVC は SD ビデオの転送だけでなく、60fps の 4K ビデオなど、高分解能、高フレーム・レートの HD および UltraHD ビデオにも適しています。
HEVC は効率的ですが、高い処理能力が必要なビデオ規格で、H.264 と比べてエンコーディングの複雑さは 5 ～ 10 倍、デコーディングの複雑さは 2 倍になります。そのため、かなりの処理パワーが必要で、商用およびコンシューマ向けシステムでは実行可能なパワー・エンベロープで実現する必要があります。わずか 10W で 320GMACS、160GFLOPS を実現可能な TI のTMS320C6678 8 コア DSP は、電力とコストのバランスを取りながら性能面の問題を緩和するのに非常に効果的です。
もう 1 つ注目すべき点として、通常、H.265 用などに策定された規格では、デコーディング処理については規定されていますが、エンコーディングの実装方法については規定されていない、という事実があります。性能、遅延、電力のトレードオフを検討し、規格に準拠したビット・ストリームを生成する作業は、エンコーディング・システムの設計者に任せられているのです。また、H.264 と同じように、今後数年間で HEVC 規格に特定の問題分野や市場セグメントをターゲットにした改善が追加されることも予想されます。そのため、エンコーダ・ソリューションとその関連処理プラットフォームを選ぶ際に考慮すべき重要な要素は、ソリューションを実現するためのフレキシビリティとなります。この点については、DSP で最適化されたエンコーディングが、汎用プロセッサと組込みソリューション（ASIC/FPGA など）の間の最適なソリューションを提供すると思われます。
TI 製プロセッサへ簡単に実装できることを紹介するために、先日、TI はHEVC 向けTI Designを発表しました。この無償の設計は、1 つ以上の C6678 DSP を使用して、複数の分解能、フレーム・レート、プロファイルにまたがって拡張できる、電力効率の高いソフト H.265/HEVC ソリューションをリアルタイムに実装する方法を示しています。また、シングル・チャネル HEVC 720p30 リアルタイム・エンコーダとシングル・チャネル HEVC 1080p60 リアルタイム・デコーダのユースケースも含まれています。設計には、TI のTMDSEVM6678 ボード用の回路図、設計ファイル、部品表と、TI の C66x 向けに最適化された HEVC エンコーダ/デコーダを含むフリー・ソフトウェア、TI のマルチコア・ソフトウェア開発キット（MCSDK）フレームワーク、その他のソフトウェア・パッケージが含まれています。豊富な機能を備えた TI の HEVC エンコーダは、さまざまな分解能、プロファイル、フレーム・レートをサポートするとともに、既存の H.264x エンコーダに比べてビット・レートを約 40% 低減します。
HEVC TI Designに付属の設計ガイドで、サポートされているさまざまな構成、性能ベンチマーク、ボード・レベルの推定消費電力をご確認ください。増え続けるビデオ・トラフィックを背景にした HEVC とその採用、HEVC に対する逆風などについての皆さんのご意見もお待ちしています。
上記の記事は下記 URL より翻訳転載されました。
＊ご質問は E2E 日本語コミュニティにお願い致します。