• State TI Thinks Resolved
  • Locked Locked
  • Replies 2 replies
  • Answers 1 answer
  • Subscribers 46 subscribers
  • Views 244 views
  • Users 0 members are here
Support feedback
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DAC5689 perfomance

hisakichi kobayashi
Intellectual 950 points
Other Parts Discussed in Thread: DAC5689

Hi all,

A certain user using DAC5689 is designing by rule called CLK1= 112 MHz, and CLK2= 672 MHz ('x6').
　CLK1= 112 MHz  (it consists of system clock so)
　CLK2= 672 MHz -- the maximum of 800 MHz or less -- the 112-MHz maximum integral multiple 'x6'.
　In addition, 'x4' was not used in order to approach 200 MHz, if it is 'x4'.
Is it satisfactory although set up by filter =x2 ?

 best regards,

Hisakichi Kobayashi.

  • 0
    Intellectual 950 points

    Resister MAP

    DAC5689 レジスタ表
              addr  data
    #CONFIG5　05h   90h データの90は、sif4とclkdiv_sync_selを"1"にセット、mixer_gainを0DBにセット。
    #CONFIG1  01h   19h データの19は、Synchr_clkinが"1"であり、Dual clock modeを指定。
    #CONFIG2  02h   E3h データのE3は、qmc_corr_enaが"1"であり、qmc_corr_enaである。
    #CONFIG3  03h   00h
    #CONFIG4  04h   00h
    #CONFIG6  06h   00h
    #CONFIG7  07h   00h
    #CONFIG12 0Ch   8Ah データの8Aは、qmc_gainaを、8Aにセット
    #CONFIG13 0Dh   8Ah データの8Aは、qmc_gainbを、8Aにセット
    #CONFIG14 0Eh   00h
    #CONFIG15 0Fh   2Dh データの2Dは、qmc_gaina及びqmc_gainbを"5"、"5"にセットする。
    #CONFIG16 10h   00h
    #CONFIG17 11h   00h
    #CONFIG18 12h   00h
    #CONFIG19 13h   00h
    #CONFIG20 14h   00h
    #CONFIG21 15h   00h
    #CONFIG22 16h   AAh データのAAは、sync_SIF_sig(via_config5)にセット
    #CONFIG23 17h   15h
    #CONFIG24 18h   80h
    #CONFIG25 19h   00h
    #CONFIG26 1Ah   2Eh データの2Eは、Sleepbをセット、DACBを無効
    #CONFIG27 1Bh   F0h データのF0は、coarse_dacb(3..0)を0にセット、DACBを無効
    #CONFIG28 1Ch   00h
    #CONFIG29 1Dh   00h
    #CONFIG30 1Eh   00h
    #CONFIG8  08h   18h データをセット(今回の事象に影響しない)
    #CONFIG9  09h   86h データをセット(今回の事象に影響しない)
    #CONFIG10 0Ah   61h データをセット(今回の事象に影響しない)
    #CONFIG11 0Bh   48h データをセット(今回の事象に影響しない)
    #CONFIG5  05h   D0h
    #CONFIG5  05h   90h データの90は、sif4とclkdiv_sync_selを"1"にセット、mixer_gainを0DBにセット。

  • 0
    TI__Guru 67904 points

    Kobayashi-san,

    The DAC5689 setting for config1 is set as 0x19. This will configure the DAC5689 interpolation setting to 2x interpolation. 

    With CLK1 set to 112MHz, the input data rate is 112MSPS. The 2x interpolator allows the input data to be upsampled to 2x the speed, which calls the CLK2 to be at 224MHz. The output rate will become 224MSPS.

    In theory, the CLK2 of 672MHz will result a spectrum that is different than the expect 224MSPS. The output at 672MHz will be 3x the frequency region as the 224MHz case. I am not sure how the customer planned this originally, but this is not the expected operation for the DAC5689 in 2x interpolation mode.

    -Kang